[發(fā)明專利]一種數(shù)據(jù)傳輸平臺(tái)有效
| 申請(qǐng)?zhí)枺?/td> | 201310750022.5 | 申請(qǐng)日: | 2013-12-27 |
| 公開(公告)號(hào): | CN103686186B | 公開(公告)日: | 2017-01-18 |
| 發(fā)明(設(shè)計(jì))人: | 許林 | 申請(qǐng)(專利權(quán))人: | 龍迅半導(dǎo)體(合肥)股份有限公司 |
| 主分類號(hào): | H04N19/42 | 分類號(hào): | H04N19/42;H04N5/765 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司11227 | 代理人: | 王寶筠 |
| 地址: | 230601 安徽省合*** | 國(guó)省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 數(shù)據(jù)傳輸 平臺(tái) | ||
1.一種數(shù)據(jù)傳輸平臺(tái),其特征在于,包括音視頻解碼芯片、FPGA芯片和高速接口芯片,所述FPGA芯片分別與所述音視頻解碼芯片和所述高速接口芯片通信;
其中,所述音視頻解碼芯片,用于接收音視頻數(shù)據(jù)源,并將所述音視頻數(shù)據(jù)源由模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào),還用于將轉(zhuǎn)換成的數(shù)字信號(hào)以預(yù)定協(xié)議規(guī)范的格式輸出;
所述FPGA芯片,用于采集并處理由所述音視頻解碼芯片傳輸?shù)臄?shù)字信號(hào);
所述高速接口芯片,用于接收由所述FPGA芯片傳輸?shù)降男盘?hào),并將接收到的信號(hào)轉(zhuǎn)換成能夠被顯示終端識(shí)別的信號(hào)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,由音視頻解碼芯片向FPGA芯片傳輸數(shù)據(jù)信號(hào)的方式為并行。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述音視頻解碼芯片上設(shè)置有輸出接口,所述輸出接口電平采用TTL電平標(biāo)準(zhǔn)。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述FPGA芯片上設(shè)置有輸入接口,所述FPGA芯片上的輸入接口配置與所述音視頻解碼芯片上的輸出接口相同的電壓標(biāo)準(zhǔn)。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述FPGA芯片上設(shè)置有與所述音視頻解碼芯片連接的輸入接口,由音視頻解碼芯片引出的源時(shí)鐘走線和數(shù)據(jù)走線到所述FPGA芯片上的輸入接口的距離相等。
6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述音視頻解碼芯片上設(shè)置有輸出接口,所述FPGA芯片上設(shè)置有與所述音視頻解碼芯片連接的輸入接口,所述音視頻解碼芯片上的輸出接口和所述FPGA芯片上的輸入接口的連接線路上設(shè)置有電阻。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述電阻相距所述FPGA芯片上的輸入接口的距離小于所述電阻相距所述音視頻解碼芯片的輸出接口的距離。
8.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述FPGA芯片上設(shè)置有與所述音視頻解碼芯片連接的輸入接口,所述音視頻解碼芯片和所述FPGA芯片上的輸入接口通過預(yù)設(shè)卡槽連接,所述預(yù)設(shè)卡槽的一頭設(shè)置有公口,另外一頭設(shè)置有母孔,所述公口與所述音視頻解碼芯片的PCB板上的過孔連接,所述母孔焊盤鉗在所述FPGA芯片的輸入接口上。
9.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述FPGA芯片上設(shè)置有多個(gè)用于接收由音視頻解碼芯片輸出數(shù)據(jù)的輸入接口,相鄰所述輸入接口之間通過一對(duì)接地隔開。
10.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述數(shù)字信號(hào)包括時(shí)鐘信號(hào)、RGB信號(hào)、HS信號(hào)、VS信號(hào)和DE信號(hào)中的至少一種。
11.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述FPGA芯片內(nèi)部設(shè)置有高速接口LVDS,所述高速接口LVDS與所述高速接口芯片的接口匹配使用。
12.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述音視頻數(shù)據(jù)源的格式為VGA、CVBS、HDMI、YPbPr、S-video中的一種。
13.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,所述高速接口芯片用于MHL-TX的信號(hào)輸出。
14.根據(jù)權(quán)利要求1-13所述的數(shù)據(jù)傳輸平臺(tái),其特征在于,還包括,顯示終端,用于顯示由所述高速接口芯片傳送的數(shù)據(jù)信號(hào)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于龍迅半導(dǎo)體(合肥)股份有限公司,未經(jīng)龍迅半導(dǎo)體(合肥)股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310750022.5/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 一種并發(fā)數(shù)據(jù)傳輸控制方法、裝置及終端
- 數(shù)據(jù)傳輸處理方法和數(shù)據(jù)傳輸器
- 一種數(shù)據(jù)傳輸方法及裝置
- 數(shù)據(jù)傳輸方法、裝置及設(shè)備
- 一種數(shù)據(jù)傳輸終端、方法及系統(tǒng)
- 一種物聯(lián)網(wǎng)數(shù)據(jù)傳輸方式的選擇方法和裝置
- 數(shù)據(jù)傳輸方法、數(shù)據(jù)傳輸裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)
- 一種基于電價(jià)的非實(shí)時(shí)數(shù)據(jù)傳輸調(diào)度方法
- 基于云計(jì)算的數(shù)據(jù)傳輸處理方法、裝置及系統(tǒng)
- 一種數(shù)據(jù)處理方法、裝置及存儲(chǔ)介質(zhì)





