[發明專利]一種數據傳輸平臺

有效

• 申請號: 201310750022.5
• 申請日: 2013-12-27
• 公開（公告）號: CN103686186B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 許林
• 申請（專利權）人: 龍迅半導體（合肥）股份有限公司
• 主分類號: H04N19/42
• 分類號: H04N19/42;H04N5/765
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 王寶筠

技術領域

本發明涉及數據傳輸技術領域，特別涉及一種數據傳輸平臺。

背景技術

在數據傳輸技術領域，為了能夠準確地傳輸數據，現有技術中存在多種數據傳輸平臺。這些數據傳輸平臺能夠滿足視頻格式為低格式的數據傳輸。

由于高速信號速率塊，容易出現信號數據與信號時鐘的移位，而現有技術中的數據傳輸平臺的結構設計中沒有考慮到信號的串擾、反射等因素，當采用現有技術中通用的數據傳輸平臺來傳輸視頻格式為高格式的數據源時，在高速接口采集數據過程中，經常會在接收前端數據時出現誤碼或者是在接收之前時鐘信號就很差，從而導致接口采集的信號誤碼率高，進一步導致數據傳輸失敗。

發明內容

有鑒于此，為了解決視頻格式為高格式的數據源在數據傳輸過程中信號采集誤碼率高的問題，本發明提供了一種數據傳輸平臺，以保證高格式的數據的穩定正確地傳輸。

為了解決上述技術問題，本發明采用了如下技術方案：

一種數據傳輸平臺，包括音視頻解碼芯片、FPGA芯片和高速接口芯片，所述FPGA芯片分別與所述音視頻解碼芯片和所述高速接口芯片通信；

其中，所述音視頻解碼芯片，用于接收音視頻數據源，并將所述音視頻數據源由模擬信號轉換成數字信號，還用于將轉換成的數字信號以預定協議規范的格式輸出；

所述FPGA芯片，用于采集并處理由所述音視頻解碼芯片傳輸的數字信號；

所述高速接口芯片，用于接收由所述FPGA芯片傳輸到的信號，并將接收到的信號轉換成能夠被顯示終端識別的信號。

優選的，由音視頻解碼芯片向FPGA芯片傳輸數據信號的方式為并行。

優選的，所述音視頻解碼芯片上設置有輸出接口，所述輸出接口電平采用TTL電平標準。

優選的，所述FPGA芯片上設置有輸入接口，所述FPGA芯片上的輸入接口配置與所述音視頻解碼芯片上的輸出接口相同的電壓標準。

優選的，所述FPGA芯片上設置有與所述音視頻解碼芯片連接的輸入接口，由音視頻解碼芯片引出的源時鐘走線和數據走線到所述FPGA芯片上的輸入接口的距離相等。

優選的，所述音視頻解碼芯片上設置有輸出接口，所述FPGA芯片上設置有與所述音視頻解碼芯片連接的輸入接口，所述音視頻解碼芯片上的輸出接口和所述FPGA芯片上的輸入接口的連接線路上設置有電阻。

優選的，所述電阻相距所述FPGA芯片上的輸入接口的距離小于所述電阻相距所述音視頻解碼芯片的輸出接口的距離。

優選的，所述FPGA芯片上設置有與所述音視頻解碼芯片連接的輸入接口，所述音視頻解碼芯片和所述FPGA芯片上的輸入接口通過預設卡槽連接，所述預設卡槽的一頭設置有公口，另外一頭設置有母孔，所述公口與所述音視頻解碼芯片的PCB板上的過孔連接，所述母孔焊盤鉗在所述FPGA芯片的輸入接口上。

優選的，所述FPGA芯片上設置有多個用于接收由音視頻解碼芯片輸出數據的輸入接口，相鄰所述輸入接口之間通過一對接地隔開。

優選的，所述數字信號包括時鐘信號、RGB信號、HS信號、VS信號和DE信號中的至少一種。

優選的，所述FPGA芯片內部設置有高速接口LVDS，所述高速接口LVDS與所述高速接口芯片的接口匹配使用。

優選的，所述音視頻數據源的格式為VGA、CVBS、HDMI、YPbPr、S-video中的一種。

優選的，所述高速接口芯片用于MHL-TX的信號輸出。

優選的，還包括，顯示終端，用于顯示由所述高速接口芯片傳送的數據信號。

本發明實施例提供的數據傳輸平臺，該數據傳輸平臺上的音視頻解碼芯片可以接收高格式的數據源，并將該數據源轉換成數字信號，還將轉換來的數字信號以符合預定協議規范的音視頻格式輸出，然后，FPGA芯片對該符合預定協議規范的音視頻格式數據進行采集和處理，然后由高速接口芯片接收，最終由高速接口芯片將信號轉換成能夠被顯示終端識別的信號。通過這一系列的傳輸路徑，高格式音視頻數據源能夠被正確地傳輸并最終在顯示終端上顯示，從而完成了高格式音視頻數據源的傳輸。通過本發明實施例提供的數據傳輸平臺上的各個芯片保證了高速信號在傳輸過程中的信號的完整性以及采集信號的準確性，保證了高速信號的正確傳輸。

附圖說明