[發明專利]LDMOS器件及其形成方法

在審

• 申請號: 201310745831.7
• 申請日: 2013-12-30
• 公開（公告）號: CN104752219A
• 公開（公告）日: 2015-07-01
• 發明（設計）人: 程勇;蒲賢勇;王海強;汪銘;馬千成
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種LDMOS器件及其形成方法。

背景技術

功率MOS管是在集成電路工藝基礎上發展起來的新一代電力電子開關器件，利用此類器件，可在微電子工藝基礎上實現電力設備高功率、大電流的要求。其中，高壓橫向雙擴散金屬氧化物半導體(lateral?double-diffused?metal?oxide?semiconductor，LDMOS)器件在功率器件中得到了日益廣泛的應用

請參考圖1，現有技術還公開了一種LDMOS器件的橫截面示意圖。如圖1所示，該LDMOS包括P型襯底或者P型外延層11和位于其內部的淺溝槽隔離結構（STI）17。P型襯底或者外延層11內包括高壓N阱12和P型體區（Body）13。高壓N阱12內包括N型漏極14。P型體區13內包括N型源極15。在源極15和漏極14之間，且在高壓N阱12和P型體區13之上，具有與源極15以及高壓N阱12鄰接的柵介質層16a和位于柵介質層16a上方的柵極16b。

在圖1所示LDMOS中，高壓N阱12作為漂移區（Drift），將改變LDMOS中電場的分布，提高LDMOS的擊穿電壓BV。其中，漂移區的長度L和摻雜濃度C是影響LDMOS擊穿電壓BV、工作電壓（Operation?Voltage，Vop）的兩個重要因素。對于集成電路而言，通常一塊集成電路板上具有多個LDMOS器件，為滿足不同的需求，各LDMOS器件的擊穿電壓、工作電壓可能并不相同，這就使得形成LDMOS器件的工藝步驟變得復雜。

如何簡化LDMOS器件的形成步驟，降低制造成本成為現有技術亟待解決的技術問題。

發明內容

本發明解決的問題是提供一種LDMOS器件及其形成方法，簡化制造工藝，有效降低制造成本。

為解決上述問題，本發明提供一種LDMOS器件的形成方法，包括：提供半導體襯底，所述半導體襯底內的一側形成有體區；形成位于所述半導體襯底表面，并覆蓋所述體區的掩膜層，所述掩膜層具有多個開口，所述多個開口暴露出另一側的半導體襯底表面；以所述掩膜層為掩膜進行摻雜形成預漂移區，所述預漂移區內具有與多個開口相對應的多個子摻雜區；對所述預漂移區進行退火處理形成漂移區；形成位于部分體區和部分漂移區表面的柵極結構。

可選的，還包括：提供待形成的LDMOS器件的擊穿電壓或工作電壓；根據所述擊穿電壓或工作電壓獲得漂移區的長度、漂移區的摻雜離子和對應的摻雜濃度；根據所述漂移區的長度、漂移區的摻雜離子和對應的摻雜濃度獲得掩膜層的開口大小、形狀和數量。

可選的，在各LDMOS器件的漂移區的長度相同，且面積相同，且掩膜層的各開口大小相同的條件下，所述掩膜層在各LDMOS器件所在區域的開口數量的比值與各LDMOS器件的漂移區的摻雜濃度的比值相同。

可選的，摻雜形成的預漂移區內的各子摻雜區的深度均大于淺溝槽隔離結構的深度。

可選的，所述預漂移區內的各子摻雜區的深度等于所述體區的深度。

可選的，當所述半導體襯底包括多個區域，用于形成多個LDMOS器件時，所述掩膜層位于半導體襯底的多個區域表面，定義出各LDMOS器件的預漂移區。

可選的，對所述預漂移區進行退火處理的溫度為900℃-1000℃，退火時間為10秒-30秒。

可選的，對所述預漂移區進行高壓退火時，所述退火處理的溫度為900℃-1000℃，退火時間為1小時-2小時。

可選的，所述預漂移區的摻雜類型與體區的摻雜類型相反。

可選的，當體區的摻雜類型為N型時，所述預漂移區的摻雜類型為P型，例如B、BF₂或In；當體區的摻雜類型為P型時，所述預漂移區的摻雜類型為N型，例如P或As。

可選的，還包括：以所述柵極結構為掩膜向所述體區內輕摻雜形成輕源區，向漂移區內輕摻雜形成輕漏區；在所述柵極結構的側壁形成側墻；以所述側墻和柵極結構為掩膜向所述體區內重摻雜形成源區，向所述漂移區內重摻雜形成漏區；對源區和漏區進行退火處理。

可選的，還包括：形成金屬硅化物層，所述金屬硅化物層覆蓋待形成導電插塞的源區、漏區、柵電極層以及體區表面。

與現有技術相比，本發明的技術方案具有以下優點：