[發明專利]晶體管的形成方法

在審

• 申請號: 201310745735.2
• 申請日: 2013-12-30
• 公開（公告）號: CN104752215A
• 公開（公告）日: 2015-07-01
• 發明（設計）人: 禹國賓
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種晶體管的形成方法。

背景技術

隨著集成電路制造技術的快速發展，促使集成電路中的半導體器件，尤其是MOS（Metal?Oxide?Semiconductor，金屬-氧化物-半導體）器件的尺寸不斷地縮小，以此滿足集成電路發展的小型化和集成化的要求。在MOS晶體管器件的尺寸持續縮小的過程中，現有工藝以氧化硅或氮氧化硅作為柵介質層的工藝受到了挑戰。以氧化硅或氮氧化硅作為柵介質層所形成的晶體管出現了一些問題，包括漏電流增加以及雜質的擴散，從而影響晶體管的閾值電壓，進而影響半導體器件的性能。

為解決以上問題，以高K柵介質層和金屬柵構成的晶體管被提出，即高K金屬柵（HKMG，High?K?Metal?Gate）晶體管。所述高K金屬柵晶體管采用高K（介電常數）材料代替常用的氧化硅或氮氧化硅柵介質材料，能夠在縮小晶體管尺寸的同時，減小漏電流的產生，并提高晶體管的性能。

具體地，請參考圖1，圖1是一種高K金屬柵晶體管的剖面結構示意圖，包括：位于襯底100表面的介質層105和柵極結構110，所述柵極結構110的頂部表面與所述介質層105的表面齊平，所述柵極結構110包括：位于襯底100表面的高K柵介質層101，位于高K柵介質層101表面的金屬柵103，位于高K柵介質層101和金屬柵103兩側的襯底100表面的側墻104；位于所述柵極結構兩側的襯底100內的源區和漏區106。

然而，現有技術所形成的高K金屬柵晶體管的性能不穩定。

發明內容

本發明解決的問題是提供一種晶體管的形成方法，改善所形成的晶體管的形貌、提高所形成的晶體管的性能。

為解決上述問題，本發明提供一種晶體管的形成方法，包括：提供襯底，所述襯底表面具有偽柵極結構，所述偽柵極結構包括：位于襯底表面的偽柵介質層、以及位于偽柵介質層表面的偽柵極層；在所述襯底和偽柵極結構表面形成停止層，所述停止層內具有摻雜離子；在所述停止層表面形成介質層，所述介質層表面與位于偽柵極層頂部的停止層表面齊平；去除偽柵極層頂部的停止層、偽柵極層和偽柵介質層，在所述介質層內形成開口；在所述開口內形成柵介質層和柵極層，所述柵介質層位于開口的側壁和底部表面，所述柵極層位于柵介質層表面且形成填充滿所述開口。

可選的，所述停止層的材料為氮化硅，所述摻雜離子為碳離子。

可選的，所述停止層內的摻雜離子的濃度為0.5E15原子/平方厘米～12E15原子/平方厘米。

可選的，在停止層內摻雜所述摻雜離子的工藝為離子注入工藝或原位摻雜工藝。

可選的，當在停止層內摻雜所述摻雜離子的工藝為離子注入工藝時，注入能量為200電子伏特～50千電子伏特。

可選的，去除偽柵極層頂部的停止層、偽柵極層和偽柵介質層的工藝包括：刻蝕偽柵極層頂部的停止層，直至暴露出偽柵極層頂部表面為止；在刻蝕偽柵極層頂部的停止層之后，刻蝕所述偽柵極層和偽柵介質層，直至暴露出襯底表面為止。

可選的，所述偽柵介質層的材料為氧化硅，所述偽柵極層的材料為多晶硅。

可選的，所述偽柵介質層的形成工藝包括熱氧化工藝。

可選的，去除偽柵介質層的工藝為濕法刻蝕工藝或干法刻蝕工藝。

可選的，還包括：形成柵介質層之前，在所述開口的側壁和底部表面形成襯墊氧化層，所述柵介質層形成于所述襯墊氧化層表面。

可選的，所述襯墊氧化硅層的材料為氧化硅，所述襯墊氧化層的形成工藝為化學氣相沉積工藝。

可選的，所述柵介質層和柵電極層的形成工藝包括：在介質層表面、以及開口的側壁和底部表面沉積柵介質膜；在柵介質膜表面沉積填充滿開口的柵極膜；采用化學機械拋光工藝平坦化所述柵極膜和柵介質膜，直至暴露出介質層表面為止，所述柵極膜形成柵極層，所述柵介質膜形成柵介質層。

可選的，所述柵介質層的材料為高K介質材料，所述柵極層的材料為金屬。

可選的，所述偽柵極結構還包括：位于所述偽柵極層和偽柵介質層兩側的側壁表面和襯底表面的側墻。

可選的，所述介質層的材料為氧化硅，所述介質層的形成工藝包括：在停止層表面沉積介質膜；采用化學機械拋光工藝平坦化所述介質膜，直至暴露出偽柵極層頂部表面的停止層，形成介質層。

可選的，還包括：在形成停止層之前，所述偽柵極結構兩側的襯底內形成源區和漏區。

與現有技術相比，本發明的技術方案具有以下優點：