[發(fā)明專利]一種CSTBT的制造方法無效
| 申請?zhí)枺?/td> | 201310745619.0 | 申請日: | 2013-12-30 |
| 公開(公告)號: | CN103715085A | 公開(公告)日: | 2014-04-09 |
| 發(fā)明(設(shè)計(jì))人: | 李澤宏;宋文龍;鄒有彪;宋洵奕;吳明進(jìn);張金平;任敏 | 申請(專利權(quán))人: | 電子科技大學(xué) |
| 主分類號: | H01L21/331 | 分類號: | H01L21/331 |
| 代理公司: | 成都宏順專利代理事務(wù)所(普通合伙) 51227 | 代理人: | 李順德;王睿 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 cstbt 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù),具體的說是涉及一種CSTBT的制造方法。
背景技術(shù)
IGBT(Insulated?Gate?Bipolar?Transistor,絕緣柵雙極晶體管)是一種電壓控制的MOS/BJT復(fù)合型半導(dǎo)體功率器件。從結(jié)構(gòu)上,IGBT只是將VDMOS的N+襯底調(diào)整為P+襯底,但是引入的電導(dǎo)調(diào)制效應(yīng)克服了VDMOS本身固有的導(dǎo)通電阻與擊穿電壓的矛盾,從而使IGBT既具有雙極型功率晶體管導(dǎo)通壓降低、電流容量大的特點(diǎn),又具有功率MOSFET輸入阻抗高、驅(qū)動(dòng)電路簡單的優(yōu)點(diǎn)。正是由于以上優(yōu)點(diǎn)使其得到廣泛應(yīng)用,例如:新能源技術(shù)、以動(dòng)車、高鐵為代表的先進(jìn)交通運(yùn)輸工具、混合動(dòng)力汽車、家用電器等領(lǐng)域。在IGBT導(dǎo)通過程中,N-漂移區(qū)內(nèi)存儲大量過剩載流子,通態(tài)壓降低。在關(guān)斷過程中,由于背部P型集電區(qū)的存在,過剩載流子無法快速抽取,只能復(fù)合消失,造成電流拖尾,增大關(guān)斷損耗。N-漂移區(qū)內(nèi)過剩載流子的數(shù)量越多,通態(tài)壓降越低,但是關(guān)斷損耗相應(yīng)增大。因此,IGBT在通態(tài)壓降與關(guān)斷損耗間存在折衷關(guān)系。
相對于平面柵IGBT,槽柵IGBT由于增大溝道區(qū)總面積、消除JFET效應(yīng),有效提升了通態(tài)壓降與關(guān)斷損耗間的折衷關(guān)系。作為現(xiàn)代IGBT的代表之一,由三菱電機(jī)公司提出的CSTBT(Carrier?Stored?Trench-gate?Bipolar?Transistor,載流子存儲槽柵雙極晶體管)是在位于兩側(cè)槽柵之間的Pbody基區(qū)底部引入N型CS層(Carrier?Stored?layer,載流子存儲層),其濃度高于N-漂移區(qū)濃度,形成約0.2V的擴(kuò)散勢,阻止空穴向上流出器件。為了保證電中性,相應(yīng)數(shù)量的電子通過溝道流入N-漂移區(qū),從而增大整體的過剩載流子濃度,降低導(dǎo)通壓降。雖然N型CS層的引入會降低擊穿電壓,但是通過對N型CS層濃度與厚度的參數(shù)優(yōu)化,可以將該缺點(diǎn)最小化,并且有效提升導(dǎo)通壓降與關(guān)斷損耗間的折衷關(guān)系。
與傳統(tǒng)槽柵結(jié)構(gòu)IGBT的制作方法相比,CSTBT的工藝方案基本一致,只是在Pbody基區(qū)的硼注入與推阱之前,進(jìn)行N型CS層的磷或者砷注入與推阱。N型CS層位于Pbody基區(qū)底部,結(jié)深較大。同時(shí)磷或者砷注入的投影射程非常有限,例如:磷在160KeV能量下注入的投影射程只有0.2μm。因此需要長時(shí)間的高溫推阱形成N型CS層所需要的結(jié)深。所以傳統(tǒng)做法提升了工藝難度,增加了工藝成本。
發(fā)明內(nèi)容
本發(fā)明所要解決的,就是針對上述CSTBT制造方法存在的問題,提出一種通過新工藝制作N型CS層的CSTBT的制造方法。
本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案是:一種CSTBT的制造方法,其特征在于,包括以下步驟:
a:采用P+單晶硅片,制備P+襯底1;
b:在P+襯底1上外延生長N型場截止區(qū)2;
c:在N型場截止區(qū)2上外延生長N-漂移區(qū)3;
d:在N-漂移區(qū)3上完成器件正面工藝,包括制造槽柵5MOS區(qū)和Pbody基區(qū)8;
e:進(jìn)行硅片背面減薄;
f:在硅片背面進(jìn)行H+的選擇性注入、低溫退火,在Pbody基區(qū)8與N-漂移區(qū)3之間形成N型CS層15;
g:背面金屬化。
本方案為采用P+單晶硅片為材料進(jìn)行制造的方法,主要技術(shù)手段為在硅片的背面采用H+的選擇性注入,形成位于Pbody基區(qū)底部的N型CS層。
一種CSTBT的制造方法,其特征在于,包括以下步驟:
a:采用N-漂移區(qū)3單晶硅片作為襯底材料;
b:在N-漂移區(qū)3上完成器件正面工藝,包括制造槽柵5MOS區(qū)和Pbody基區(qū)8;
c:進(jìn)行硅片背面減薄;
d:在硅片背面通過磷注入與推阱形成N型場截止區(qū)2;
e:在硅片背面通過硼注入和低溫退火形成P+區(qū);
f:在硅片背面進(jìn)行H+的選擇性注入、低溫退火,在Pbody基區(qū)8與N-漂移區(qū)3之間形成N型CS層15;
g:背面金屬化。
本方案為采用N-漂移區(qū)為制造材料,與采用P+單晶硅片為材料的方案不同之處為要通過在硅片背面通過磷注入與推阱形成N型場截止區(qū)2和在硅片背面通過硼注入和低溫退火形成P+區(qū),但是主要特征技術(shù)手段是相同的,均為在硅片的背面采用H+的選擇性注入,形成位于Pbody基區(qū)底部的N型CS層。
具體的,步驟d的具體步驟為:
d1:在N-漂移區(qū)3上生長場氧化層4;
d2:在N-漂移區(qū)3上刻蝕有源區(qū);
d3:通過反應(yīng)離子刻蝕柵槽5;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于電子科技大學(xué),未經(jīng)電子科技大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310745619.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





