[發(fā)明專利]柵極驅(qū)動電路、方法、陣列基板行驅(qū)動電路和顯示裝置

有效

• 申請?zhí)枺?/td>: 201310745360.X
• 申請日: 2013-12-30
• 公開（公告）號: CN103714781A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設計）人: 曹昆;吳仲遠;段立業(yè)
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京銀龍知識產(chǎn)權代理有限公司 11243
• 代理人: 許靜;黃燦

技術領域

本發(fā)明涉及顯示技術領域，尤其涉及一種柵極驅(qū)動電路、方法、陣列基板行驅(qū)動電路和顯示裝置。

背景技術

現(xiàn)有技術中沒有提供能夠為OLED（有機發(fā)光二極管，Organic?Light-Emitting?Diode）顯示面板像素提供Vth（閾值電壓）補償?shù)腉OA（Gate?on?array，陣列基板行驅(qū)動，直接將柵極驅(qū)動電路制作在陣列基板上）電路，而僅提供了以單純具有Vth補償功能的像素設計或單脈沖的GOA電路。

由于OLED像素設計多采用電流控制型，因此整個OLED顯示面板內(nèi)的Vth不均一和長期工作后產(chǎn)生的Vth?Shift（漂移）會降低OLED顯示面板顯示的均勻性。為了提高OLED顯示面板的工藝集成度，同時降低成本，采用集成柵極驅(qū)動技術是未來的發(fā)展趨勢。但是OLED的Vth補償像素設計需要外圍驅(qū)動電路與之相配合，因此對GOA提出了更高的要求。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種柵極驅(qū)動電路、方法、陣列基板行驅(qū)動電路和顯示裝置，以同時補償像素閾值電壓和驅(qū)動像素，提高集成度。

為了達到上述目的，本發(fā)明提供了一種柵極驅(qū)動電路，與一行像素單元連接，該行像素單元包括相互連接的行像素驅(qū)動模塊和發(fā)光元件；所述行像素驅(qū)動模塊包括驅(qū)動晶體管、驅(qū)動模塊和補償模塊；所述補償模塊接入柵極掃描信號；所述驅(qū)動模塊接入驅(qū)動控制信號和驅(qū)動電平；所述柵極驅(qū)動電路包括：

行像素控制單元，用于為所述補償模塊提供所述柵極掃描信號，為所述驅(qū)動模塊提供所述驅(qū)動電平，以控制該補償模塊補償該驅(qū)動晶體管的閾值電壓；

以及，驅(qū)動控制單元，用于為所述驅(qū)動模塊提供所述驅(qū)動控制信號，以控制所述驅(qū)動模塊驅(qū)動所述發(fā)光元件。

實施時，所述行像素控制單元包括：

所述行像素控制單元包括第一起始信號輸入端、第一控制時鐘輸入端、第二控制時鐘輸入端、復位信號輸入端、輸入時鐘端、進位信號輸出端、切斷控制信號輸出端、輸出電平端、輸出電平下拉控制端和柵極掃描信號輸出端；

所述行像素控制單元還包括：

第一上拉節(jié)點電位拉升模塊，用于當?shù)谝豢刂茣r鐘信號和第一起始信號為高電平時，將第一上拉節(jié)點的電位拉升為高電平；

第一存儲電容，連接于所述第一上拉節(jié)點和所述進位信號輸出端之間；

第一上拉節(jié)點電位拉低模塊，用于當?shù)谝幌吕?jié)點的電位或第二下拉節(jié)點的電位為高電平時，將第一上拉節(jié)點的電位拉低為第一低電平；

第一控制時鐘開關，用于在第一控制時鐘信號為高電平時導通所述第一控制時鐘輸入端與第一下拉節(jié)點的連接；

第二控制時鐘開關，用于在第二控制時鐘信號為高電平時導通所述第二控制時鐘輸入端與第二下拉節(jié)點的連接；

第一下拉節(jié)點電位拉低模塊，用于當所述第一上拉節(jié)點的電位或所述第二下拉節(jié)點的電位為高電平時，將所述第一下拉節(jié)點的電位拉低為第一低電平；

第二下拉節(jié)點電位拉低模塊，與所述復位信號輸入端連接，用于當所述第一上拉節(jié)點的電位或所述第一下拉節(jié)點的電位為高電平時，將所述第二下拉節(jié)點的電位拉低為第一低電平；

進位控制模塊，用于當所述第一上拉節(jié)點的電位為高電平時，導通所述進位信號輸出端與所述第二控制時鐘輸入端之間的連接；

第一進位信號下拉模塊，用于當所述第一下拉節(jié)點的電位或所述第二下拉節(jié)點的電位為高電平時，將進位信號的電位拉低為第一低電平；

第一切斷控制模塊，用于當所述第一上拉節(jié)點的電位為高電平時，導通所述第二控制時鐘輸入端與所述切斷控制信號輸出端之間的連接，當所述第一下拉節(jié)點的電位或第二下拉節(jié)點的電位為高電平時，導通所述切斷控制信號輸出端與第二低電平輸出端之間的連接；

第一反饋模塊，用于當所述進位信號為高電平時，將切斷控制信號傳送至所述第一上拉節(jié)點電位拉升模塊和所述第一上拉節(jié)點電位拉低模塊；

柵極掃描信號控制模塊，用于當所述第一上拉節(jié)點的電位為高電平時，導通所述第二控制時鐘輸入端與所述柵極掃描信號輸出端之間的連接；

輸入時鐘開關，用于當所述第一上拉節(jié)點的電位為高電平時，導通所述輸入時鐘端與所述輸出電平下拉控制端之間的連接；

柵極掃描信號下拉模塊，用于當所述第一下拉節(jié)點的電位或所述第二下拉節(jié)點的電位為高電平時，將柵極掃描信號的電位拉低為第二低電平；

輸出電平下拉控制模塊，用于當所述第一下拉節(jié)點的電位或所述第二下拉節(jié)點的電位為高電平時，將所述輸出電平下拉控制端的電位拉低為第二低電平；