[發(fā)明專利]柵極驅(qū)動電路、方法、陣列基板行驅(qū)動電路和顯示裝置

有效

• 申請?zhí)枺?/td>: 201310745360.X
• 申請日: 2013-12-30
• 公開（公告）號: CN103714781A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設(shè)計(jì)）人: 曹昆;吳仲遠(yuǎn);段立業(yè)
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;黃燦

1.一種柵極驅(qū)動電路，與一行像素單元連接，該行像素單元包括相互連接的行像素驅(qū)動模塊和發(fā)光元件；所述行像素驅(qū)動模塊包括驅(qū)動晶體管、驅(qū)動模塊和補(bǔ)償模塊；所述補(bǔ)償模塊接入柵極掃描信號；所述驅(qū)動模塊接入驅(qū)動控制信號和驅(qū)動電平；其特征在于：所述柵極驅(qū)動電路包括：

行像素控制單元，用于為所述補(bǔ)償模塊提供所述柵極掃描信號，為所述驅(qū)動模塊提供所述驅(qū)動電平，以控制該補(bǔ)償模塊補(bǔ)償該驅(qū)動晶體管的閾值電壓；

以及，驅(qū)動控制單元，用于為所述驅(qū)動模塊提供所述驅(qū)動控制信號，以控制所述驅(qū)動模塊驅(qū)動所述發(fā)光元件。

2.如權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述行像素控制單元包括：

所述行像素控制單元包括第一起始信號輸入端、第一控制時鐘輸入端、第二控制時鐘輸入端、復(fù)位信號輸入端、輸入時鐘端、進(jìn)位信號輸出端、切斷控制信號輸出端、輸出電平端、輸出電平下拉控制端和柵極掃描信號輸出端；

所述行像素控制單元還包括：

第一上拉節(jié)點(diǎn)電位拉升模塊，用于當(dāng)?shù)谝豢刂茣r鐘信號和第一起始信號為高電平時，將第一上拉節(jié)點(diǎn)的電位拉升為高電平；

第一存儲電容，連接于所述第一上拉節(jié)點(diǎn)和所述進(jìn)位信號輸出端之間；

第一上拉節(jié)點(diǎn)電位拉低模塊，用于當(dāng)?shù)谝幌吕?jié)點(diǎn)的電位或第二下拉節(jié)點(diǎn)的電位為高電平時，將第一上拉節(jié)點(diǎn)的電位拉低為第一低電平；

第一控制時鐘開關(guān)，用于在第一控制時鐘信號為高電平時導(dǎo)通所述第一控制時鐘輸入端與第一下拉節(jié)點(diǎn)的連接；

第二控制時鐘開關(guān)，用于在第二控制時鐘信號為高電平時導(dǎo)通所述第二控制時鐘輸入端與第二下拉節(jié)點(diǎn)的連接；

第一下拉節(jié)點(diǎn)電位拉低模塊，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位或所述第二下拉節(jié)點(diǎn)的電位為高電平時，將所述第一下拉節(jié)點(diǎn)的電位拉低為第一低電平；

第二下拉節(jié)點(diǎn)電位拉低模塊，與所述復(fù)位信號輸入端連接，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位或所述第一下拉節(jié)點(diǎn)的電位為高電平時，將所述第二下拉節(jié)點(diǎn)的電位拉低為第一低電平；

進(jìn)位控制模塊，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位為高電平時，導(dǎo)通所述進(jìn)位信號輸出端與所述第二控制時鐘輸入端之間的連接；

第一進(jìn)位信號下拉模塊，用于當(dāng)所述第一下拉節(jié)點(diǎn)的電位或所述第二下拉節(jié)點(diǎn)的電位為高電平時，將進(jìn)位信號的電位拉低為第一低電平；

第一切斷控制模塊，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位為高電平時，導(dǎo)通所述第二控制時鐘輸入端與所述切斷控制信號輸出端之間的連接，當(dāng)所述第一下拉節(jié)點(diǎn)的電位或第二下拉節(jié)點(diǎn)的電位為高電平時，導(dǎo)通所述切斷控制信號輸出端與第二低電平輸出端之間的連接；

第一反饋模塊，用于當(dāng)所述進(jìn)位信號為高電平時，將切斷控制信號傳送至所述第一上拉節(jié)點(diǎn)電位拉升模塊和所述第一上拉節(jié)點(diǎn)電位拉低模塊；

柵極掃描信號控制模塊，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位為高電平時，導(dǎo)通所述第二控制時鐘輸入端與所述柵極掃描信號輸出端之間的連接；

輸入時鐘開關(guān)，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位為高電平時，導(dǎo)通所述輸入時鐘端與所述輸出電平下拉控制端之間的連接；

柵極掃描信號下拉模塊，用于當(dāng)所述第一下拉節(jié)點(diǎn)的電位或所述第二下拉節(jié)點(diǎn)的電位為高電平時，將柵極掃描信號的電位拉低為第二低電平；

輸出電平下拉控制模塊，用于當(dāng)所述第一下拉節(jié)點(diǎn)的電位或所述第二下拉節(jié)點(diǎn)的電位為高電平時，將所述輸出電平下拉控制端的電位拉低為第二低電平；

輸出電平上拉模塊，用于當(dāng)所述輸出電平下拉控制端輸出第二低電平時，將輸出電平上拉為高電平；

輸出電平下拉模塊，用于當(dāng)所述輸出電平下拉控制端輸出高電平時，將所述輸出電平下拉為第二低電平。