[發明專利]用于半導體封裝的導線框架條

有效

• 申請號: 201310745154.9
• 申請日: 2013-12-30
• 公開（公告）號: CN103715162B
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 王震乾
• 申請（專利權）人: 日月光封裝測試（上海）有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 林斯凱

技術領域

本發明是關于半導體封裝，特別是關于用于半導體封裝的導線框架條(lead frame strip)。

背景技術

在生產使用導線框架條的半導體封裝，如方形扁平無引腳封裝（QFN,Quad Flat No-lead Package）時，多個封裝是組合在一起進行加工。具體的，在一金屬料帶上形成多個呈矩陣排列的導線框單元(lead frame unit)，多個待封裝的集成電路將分別布置在相應的導線框單元上，一同經歷固晶(die bonding)、打線（wire bonding）及塑封(molding)等工藝處理。基本封裝處理完成后，各封裝單元(package unit)還要經過切單(singulation)等處理分割形成獨立的封裝成品，這其中多余的導線框架邊框才會被移除而僅剩余必要的導線框架單元。

可見在半導體封裝中，導線框架邊框是一個重要的組成部分，關系到半導體封裝成品的質量。

發明內容

本發明的目的之一在于提供用于半導體封裝的導線框架條，其有利于提高半導體封裝的質量。

本發明的一實施例提供一用于半導體封裝的導線框架條，該導線框架條包含導線框單元矩陣，設于該導線框單元矩陣側邊而與一對應的導線框單元相鄰的多個虛設引腳，及設于該多個虛設引腳的另一側的邊框。該導線框單元矩陣包含至少一導線框單元，各導線框單元包含：晶片墊、位于該晶片墊側邊的連接條，及自該連接條上向該晶片墊側延伸的引腳。該多個虛設引腳中的至少一個與所相鄰導線框單元及該邊框兩者中的至少一者不相連。

根據本發明的一實施例，該導線框架條是用于方形扁平無引腳封裝。該多個虛設引腳均與該邊框相連，但僅部分與所相鄰的導線框單元相連，例如該多個虛設引腳中的10-90%與所鄰的導線框單元相連。在另一實施例中，該多個虛設引腳均與所相鄰的導線框單元相連，但部分或全部與該邊框不相連。例如，該多個虛設引腳中的10-100%與該邊框不相連。較佳的，該多個虛設引腳中的70%與該邊框不相連。根據本發明的一實施例，該至少一個虛設引腳與所相鄰的導線框單元及該邊框均不相連，其中該與所相鄰的導線框單元及該邊框均不相連的至少一個虛設引腳是該多個虛設引腳中的10-90%。在又一實施例中，該多個虛設引腳中的至少一個與所相鄰導線框單元及該邊框兩者中的一者不相連，而另外至少一個則與所相鄰導線框單元及該邊框兩者或兩者中的另一者不相連。同時，該多個虛設引腳中的與所相鄰導線框單元及該邊框兩者均相連的虛設引腳不少于該多個虛設引腳的10%。

相較于現有技術，本發明的用于半導體封裝的導線框架條可減少生產過程中經由導線框架條的外框傳遞給封裝單元的不利影響，進而提高封裝產品的質量。

附圖說明

圖1是根據本發明一實施例的用于半導體封裝的導線框架條的局部結構示意圖

圖2是根據本發明一實施例的導線框單元的布局放大示意圖，其適用于圖1的導線框架條

圖3是根據本發明另一實施例的用于半導體封裝的導線框架條的局部結構示意圖

圖4是根據本發明另一實施例的用于半導體封裝的導線框架條的局部結構示意圖

具體實施方式

為更好的理解本發明的精神，以下結合本發明的部分優選實施例對其作進一步說明。

在使用導線框架條的半導體封裝生產過程中，待封裝的多個集成電路單元與導線框單元作為單一加工件在生產線上傳送，導線框架條即是該單一加工件的載體。通常，導線框架條包含導線框單元矩陣，設于該導線框單元矩陣側邊而與一對應的導線框單元相鄰的虛設引腳(dummy lead)，及設于該虛設引腳另一側的邊框。該虛設引腳連接該相鄰導線框單元的相應側連接條(metal bar)，并與該導線框單元的引腳(lead)一一對應從而平衡該導線框單元兩側所受應力。

另一方面，大部分的封裝制程都需要固定該單一加工件，通常是固定導線框架條的外側邊框處才能作業，因此導線框架條極有可能受外力作用而變形。而虛設引腳與內引腳（即，導線框單元的引腳）一一對應連接至連接條的結構很容易將導線框架條所受外力傳遞給內引腳及其所在的封裝單元。發明人研究發現，引起塑封時溢膠的原因之一就是封裝單元受到了導線框架條所傳遞的外力，而溢膠沾到引腳上則會影響引腳的電連接。

本發明實施例所提供的用于半導體封裝的導線框架條可解決上述問題，其上虛設引腳與邊框及相鄰的導線框單元兩者中的至少一者不相連，降低了由導線框架條的邊框傳遞外力至封裝單元的幾率，從而提高半導體封裝的質量。