[發(fā)明專利]高電子遷移率晶體管

有效

• 申請(qǐng)?zhí)枺?/td>: 201310745064.X
• 申請(qǐng)日: 2013-12-31
• 公開（公告）號(hào): CN103745989A
• 公開（公告）日: 2014-04-23
• 發(fā)明（設(shè)計(jì)）人: 魏星;王中健;狄增峰;方子韋
• 申請(qǐng)（專利權(quán)）人: 上海新傲科技股份有限公司
• 主分類號(hào): H01L29/778
• 分類號(hào): H01L29/778;H01L29/06
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 孫佳胤;翟羽

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，尤其涉及一種高電子遷移率晶體管。

背景技術(shù)

氮化物半導(dǎo)體器件是近年來迅速發(fā)展起來的新型半導(dǎo)體材料器件，其能夠載送大的電流并支持高壓，同時(shí)此類器件還能夠提供非常低的比導(dǎo)通電阻和非常短的切換時(shí)間。

異質(zhì)結(jié)結(jié)構(gòu)（AlGaN/GaN、InGaN/GaN、InAlN/GaN等）器件通過內(nèi)部極化而產(chǎn)生的二維電子氣（2DEG）來導(dǎo)電，由于異質(zhì)結(jié)的勢(shì)阱將電子限制在二維平面內(nèi)運(yùn)動(dòng)，從而降低了雜質(zhì)散射的影響，具有高密度高電子遷移率的導(dǎo)通電流，提供較低的比導(dǎo)通電阻，減小功率器件的損耗。同時(shí)氮化物高電子遷移率晶體管（HEMTs）為寬能帶隙半導(dǎo)體材料器件，具有高耐壓的特性。

相比藍(lán)寶石、SiC襯底上外延氮化物HEMTs而言，Si上外延氮化物?HEMTs由于具備尺寸大、價(jià)格低以及未來可以更好地與Si基成熟器件融合等優(yōu)點(diǎn)，引起學(xué)術(shù)界和產(chǎn)業(yè)界的重視。同時(shí)，SOI頂層硅可以通過自身應(yīng)變適應(yīng)GaN外延層，因此SOI襯底技術(shù)與體硅襯底比較，能夠較好地克服晶格失配和熱失配，有效降低裂紋密度、減少氮化物外延的應(yīng)變度以及降低晶體位錯(cuò)密度。

氮化物HEMTs的性能優(yōu)劣主要通過器件的耐壓來體現(xiàn)，基于SOI襯底的氮化物HEMTs器件與硅襯底上器件類似，由于Si材料臨界擊穿電場(chǎng)遠(yuǎn)小于氮化物，當(dāng)器件漏端施加高壓時(shí)會(huì)存在頂層硅提前擊穿的問題，從而使器件的耐壓能力不僅受橫向擊穿限制還同時(shí)受到縱向擊穿的限制。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種高電子遷移率晶體管，能夠提高器件耐壓能力。

為了解決上述問題，本發(fā)明提供了一種高電子遷移率晶體管，形成于一半導(dǎo)體襯底表面，所述半導(dǎo)體表面設(shè)置有異質(zhì)結(jié)層，所述異質(zhì)結(jié)層內(nèi)部極化而產(chǎn)生二維電子氣，所述異質(zhì)結(jié)層的表面具有源電極、漏電極和柵電極以構(gòu)成高電子遷移率晶體管，所述半導(dǎo)體襯底中包括一輔助耗盡層，所述輔助耗盡層由P型半導(dǎo)體層和N型半導(dǎo)體層沿著平行于襯底表面的方向交替堆疊構(gòu)成。

可選的，所述P型半導(dǎo)體層和N型半導(dǎo)體層沿著平行于襯底表面的方向堆疊，所述輔助耗盡層設(shè)置在與所述高電子遷移率晶體管的漂移區(qū)對(duì)應(yīng)的半導(dǎo)體襯底中。

本發(fā)明的優(yōu)點(diǎn)在于，通過在半導(dǎo)體襯底中設(shè)置由P型半導(dǎo)體層和N型半導(dǎo)體層交替堆疊構(gòu)成的輔助耗盡層，使得器件工作時(shí)耗盡區(qū)擴(kuò)展到更大的區(qū)域，避免半導(dǎo)體襯底提前擊穿，整體提高器件耐壓能力。

附圖說明

附圖1所示是本具體實(shí)施方式所述高電子遷移率晶體管所用襯底制造方法的實(shí)施步驟示意圖。

附圖2A至附圖2C所示是本具體實(shí)施方式的工藝示意圖。

附圖3所示是采用上述方法所獲得的半導(dǎo)體襯底制作器件后的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明提供的高電子遷移率晶體管的具體實(shí)施方式做詳細(xì)說明。

首先結(jié)合附圖給出本發(fā)明所述高電子遷移率晶體管的第一具體實(shí)施方式。

附圖1所示是本具體實(shí)施方式所述高電子遷移率晶體管所用襯底制造方法的實(shí)施步驟示意圖，包括：步驟S10，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底由具有第一導(dǎo)電類型的半導(dǎo)體材料構(gòu)成；步驟S11，在半導(dǎo)體襯底表面形成溝槽；步驟S12，在所述溝槽內(nèi)填充具有第二導(dǎo)電類型的半導(dǎo)體材料，形成由第一導(dǎo)電類型半導(dǎo)體層和第二導(dǎo)電類型半導(dǎo)體層沿著平行于半導(dǎo)體襯底表面的方向交替堆疊構(gòu)成的輔助耗盡層。

附圖2A至附圖2C所示是本具體實(shí)施方式的工藝示意圖。

附圖2A所示，參考步驟S10，提供半導(dǎo)體襯底230，所述半導(dǎo)體襯底由具有第一導(dǎo)電類型的半導(dǎo)體材料構(gòu)成。所述半導(dǎo)體襯底230的材料例如可以是單晶硅，所述第一導(dǎo)電類型可以是N型或者P型。

附圖2B所示，參考步驟S11，在半導(dǎo)體襯底230表面形成溝槽240。形成溝槽240的方法例如可以是通過光刻和刻蝕的方法。

附圖2C所示，參考步驟S12，在在所述溝槽240內(nèi)填充具有第二導(dǎo)電類型的半導(dǎo)體材料，形成由第一導(dǎo)電類型半導(dǎo)體層2311和第二導(dǎo)電類型半導(dǎo)體層2312沿著平行于半導(dǎo)體襯底230表面的方向交替堆疊構(gòu)成的輔助耗盡層231。所述第二導(dǎo)電類型的半導(dǎo)體材料可以是單晶硅等材料，可以與半導(dǎo)體襯底230的材料相同或者不同，并優(yōu)選為相同。填充可以選用外延工藝實(shí)現(xiàn)。填充完成后可以進(jìn)一步對(duì)其表面進(jìn)行拋光處理。