[發明專利]一種集成電路及其制造方法

在審

• 申請號: 201310743201.6
• 申請日: 2013-12-27
• 公開（公告）號: CN104752421A
• 公開（公告）日: 2015-07-01
• 發明（設計）人: 黃河;克里夫·德勞利
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/762;H01L21/8232
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

1.一種集成電路，其特征在于，包括第一硅半導體襯底、位于所述第一硅半導體襯底上的至少一個雙面雙柵極硅晶體管與至少一個導電互連組件、以及嵌入所述第一硅半導體襯底內的將所述雙面雙柵極硅晶體管的側面絕緣的多個溝槽絕緣體；其中，

所述雙面雙柵極硅晶體管包括：位于所述第一硅半導體襯底的第一表面上的第一柵極介電層和位于所述第一柵極介電層之上的第一柵極，位于所述第一硅半導體襯底內的源極和漏極，位于所述第一硅半導體襯底的第二表面上的第二柵極介電層、位于所述第二柵極介電層之上的第二柵極以及位于所述第二柵極介電層和所述第二柵極兩側的第二柵極側壁；

所述導電互連組件包括：穿過所述溝槽絕緣體與位于所述第一硅半導體襯底的第一表面上的所述第一柵極相連的含硅通孔連接柱，位于所述第一硅半導體襯底的第二表面上的連接所述源極的源極連接端子和連接所述漏極的漏極連接端子，位于所述第一硅半導體襯底的第二表面上的連接所述第二柵極的第二柵極連接端子，位于所述第一硅半導體襯底的第二表面上的通過所述含硅通孔連接柱連接所述第一柵極的第一柵極連接端子，以及位于所述第一硅半導體襯底的第二表面之上的至少與所述第一柵極連接端子、所述第二柵極連接端子、所述源極連接端子以及所述漏極連接端子其中之一相連接的多個水平互連線。

2.如權利要求1所述的集成電路，其特征在于，所述第一柵極和所述第二柵極的材料為多晶硅。

3.如權利要求1所述的集成電路，其特征在于，所述第一柵極介電層和所述第二柵極介電層的材料為氧化硅。

4.如權利要求1所述的集成電路，其特征在于，所述第二柵極側壁的材料為硅化物介電質。

5.如權利要求1所述的集成電路，其特征在于，所述雙面雙柵極硅晶體管的源極和漏極由位于所述第一硅半導體襯底內的同種源漏摻雜構成。

6.如權利要求1所述的集成電路，其特征在于，所述雙面雙柵極硅晶體管還包括位于所述第二柵極的表面上的金屬硅化物，其中，所述第二柵極連接端子通過該金屬硅化物與所述第二柵極相連接。

7.如權利要求1所述的集成電路，其特征在于，所述雙面雙柵極硅晶體管還包括位于所述含硅通孔連接柱的表面上的金屬硅化物，其中所述第一柵極連接端子通過該金屬硅化物與所述含硅通孔連接柱相連接。

8.如權利要求1所述的集成電路，其特征在于，所述雙面雙柵極硅晶體管還包括位于所述源極和所述漏極的表面上的金屬硅化物，其中，所述源極連接端子通過所述源極表面上的金屬硅化物與所述源極相連接，所述漏極連接端子通過所述漏極表面上的金屬硅化物與所述漏極相連接。

9.如權利要求1所述的集成電路，其特征在于，所述含硅通孔連接柱為硅鍺合金。

10.如權利要求1所述的集成電路，其特征在于，所述溝槽絕緣體為硅化物介電質。

11.如權利要求10所述的集成電路，其特征在于，所述溝槽絕緣體的硅化物介電質為氧化硅、或氮化硅、或氧化硅與氮化硅的復合。

12.一種集成電路的制造方法，其特征在于，所述方法包括：

步驟S101：提供第一硅半導體襯底，在所述第一硅半導體襯底的第一表面形成第一柵極介電層以及位于所述第一柵極介電層上的第一柵極；

步驟S102：在所述第一硅半導體襯底的第一表面上形成第一介電質覆蓋層；

步驟S103：通過所述第一硅半導體襯底的第二表面在所述第一硅半導體襯底內形成貫穿所述第一硅半導體襯底的多個溝槽絕緣體，在所述多個溝槽絕緣體中的與所述第一柵極在垂直方向上相重合的溝槽絕緣體內形成與所述第一柵極相連的含硅通孔連接柱；

步驟S104：在所述第一硅半導體襯底的第二表面上形成第二柵極介電質層、位于所述第二柵極介電層之上的第二柵極以及位于所述第二柵極介電質層和所述第二柵極兩側的第二柵極側壁；

步驟S105：在所述第一硅半導體襯底的第二表面下形成源極和漏極；

步驟S106：在所述第一硅半導體襯底的第二表面上形成覆蓋所述第二柵極、所述第二柵極側壁以及所述源極與所述漏極的第二介電質覆蓋層，在所述第二介電質覆蓋層內形成連接所述源極的源極連接端子、連接所述漏極的漏極連接端子、連接所述第二柵極的第二柵極連接端子、連接所述含硅通孔連接柱的第一柵極連接端子。