[發明專利]一種金屬橋連缺陷的檢測結構以及制備方法

在審

• 申請號: 201310737681.5
• 申請日: 2013-12-27
• 公開（公告）號: CN104752247A
• 公開（公告）日: 2015-07-01
• 發明（設計）人: 葛洪濤;包小燕
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01N21/95
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種金屬橋連缺陷的檢測結構以及制備方法。

背景技術

集成電路制造技術是一個復雜的工藝，技術更新很快。表征集成電路制造技術的一個關鍵參數為最小特征尺寸，即關鍵尺寸（critical?dimension，CD），隨著半導體技術的不斷發展器件的關鍵尺寸越來越小，正是由于關鍵尺寸的減小才使得每個芯片上設置百萬個器件成為可能。

隨著半導體器件尺寸的不斷縮小，所述器件的邏輯區故障排除（Logic?area?debug）變得更加困難，因為故障區域或者具有缺陷的地方很難找到，例如查找缺陷點（weak?point），包括有源區（AA）、接觸孔（CT）、通孔（VIA）以及金屬橋連（metal?bridge）缺陷等。

晶圓可接受測試（WAT）是衡量芯片制造過程中各工藝步驟正常與否的最基本檢測手段。通常在制作晶粒時，在每個晶粒和晶粒的空隙上，也就是切割道上，制作測試結構（test?key），晶圓可接受測試（wafer?acceptance?test，WAT）方法通過對所述測試結構的測試，從而推斷晶粒是否完好，通常所述WAT參數包括對元件進行電性能測量所得到的數據，例如連結性測試、閾值電壓、漏極飽和電流等。

金屬橋連（metal?bridge）成為半導體器件電路制備中主要的缺陷，通常通過WAT中的測試結構來查找所述金屬橋連（metal?bridge）是否存在，現有技術中測試結構如圖1所示，所述測試結構包括第一測試件和第二測試件，所述第一測試件以及第二測試件均呈梳狀結構，并且相對設置，所述第一測試件中的梳齒和第二測試件中的梳齒相對交錯設置，但是并不直接接觸，然后對所述第一測試件和所述第二測試件進行電學性能測試，例如測試電容或者電流等參數，以此判斷是否發生金屬層間的橋連。

通過上述方法雖然可以對金屬橋連缺陷進行檢測，但是所述結構以及方法僅僅能檢測到所述金屬橋連缺陷的存在，所述金屬橋連缺陷的位置以及數目并不能進行檢測，而且所述檢測結構以及方法僅能在WAT中進行，限制了所述方法的應用，因此需要對所述檢測結構以及檢測方法進行改進，以便消除上述各種弊端。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了克服目前存在問題，提供了一種金屬橋連缺陷的檢測結構，包括：

半導體襯底，所述半導體襯底中形成有阱區以及位于所述阱區內的摻雜區，其中，所述阱區和所述摻雜區具有不同的摻雜類型；

通孔陣列，位于所述摻雜區上方；

第一金屬層和第二金屬層，所述第一金屬層位于所述通孔陣列上方，所述第二金屬層位于所述第一金屬層之間和/或四周；

所述第一金屬層、所述通孔陣列、所述摻雜區以及所述阱區形成豎直互聯結構。

作為優選，通過電子束檢測以排除所述第一金屬層和所述第二金屬層之間金屬橋連缺陷，以所述豎直互聯結構作為所述檢測結構的參照。

作為優選，所述檢測結構還包括位于所述豎直互聯結構上的多層交替設置的所述通孔陣列和所述第一金屬層、所述第二金屬層。

作為優選，在每一層中選用電子束進行檢測，通過電壓接觸原理對所述第一金屬層和所述第二金屬層之間的金屬橋連缺陷進行查找和定位。

作為優選，所述通孔陣列包括多列間隔設置的通孔豎列，其中，每個所述通孔豎列中又包括多個間隔設置的通孔。

作為優選，所述檢測結構還包括第一層間介電層以及第二層間介電層；

所述第一層間介電層位于所述半導體襯底上、所述通孔陣列之間，以形成隔離；

所述第二層間介電層位于所述第一層間介電層上、所述第一金屬層和所述第二金屬層之間，以形成隔離。

作為優選，所述半導體襯底為P型襯底，所述阱區為N阱，所述摻雜區為P型摻雜區。

本發明還提供了一種金屬橋連缺陷檢測結構的制備方法，包括：

提供半導體襯底，所述半導體襯底中形成有阱區以及位于所述阱區內的摻雜區，其中，所述阱區和所述摻雜區具有不同的摻雜類型；

在所述摻雜區上形成通孔陣列，以和所述摻雜區形成電連接；

在所述通孔陣列上形成第一金屬層，以和所述通孔陣列、所述摻雜區以及所述阱區形成豎直互聯結構；