[發明專利]隆起源極/漏極MOS晶體管及借助植入間隔件及外延間隔件形成所述晶體管的方法

在審

• 申請號: 201310733831.5
• 申請日: 2013-12-26
• 公開（公告）號: CN103915498A
• 公開（公告）日: 2014-07-09
• 發明（設計）人: 森秋·宋;詹姆士·W·布蘭契佛德;林關勇
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

技術領域

本發明涉及隆起源極/漏極MOS晶體管，且更明確地說，涉及隆起源極/漏極MOS晶體管及借助植入間隔件及外延間隔件形成所述晶體管的方法。?

背景技術

金屬氧化物半導體(MOS)晶體管是眾所周知的半導體裝置，其可實施為n溝道(NMOS)裝置或p溝道(PMOS)裝置。MOS晶體管具有由溝道分離的間隔開的源極及漏極區以及位于所述溝道上方且通過柵極電介質層與所述溝道絕緣的柵極。隆起源極/漏極MOS晶體管是還包含外延生長的隆起源極區及外延生長的隆起漏極區的MOS晶體管的類型。?

圖1展示圖解說明現有技術隆起源極/漏極MOS晶體管100的橫截面圖。如圖1中所展示，MOS晶體管100包含半導體主體110。半導體主體110又包含單晶硅襯底區112及觸及襯底區112的溝槽隔離結構114。?

另外，半導體主體110包含各自觸及襯底區112的源極120及漏極122。源極120包含輕摻雜源極區120L、重摻雜源極區120H及隆起源極區120E，所述源極區中的每一者具有與襯底區112的導電類型相反的導電類型。?

輕摻雜源極區120L觸及襯底區112，重摻雜源極區120H觸及襯底區112及輕摻雜源極區120L兩者，及隆起源極區120E(其為重摻雜的)觸及重摻雜源極區120H的頂部表面且位于重摻雜源極區120H的頂部表面上面。此外，重摻雜源極區120L具有稍微但不實質上大于隆起源極區120E的最大寬度W2的最大寬度W1。?

類似地，漏極122包含輕摻雜漏極區122L、重摻雜漏極區122H及隆起漏極區122E，所述漏極區中的每一者具有與襯底區112的導電類型相反的導電類型。輕摻雜漏極區122L觸及襯底區112，重摻雜漏極區122H觸及襯底區112及輕摻雜漏極區122L兩者，及隆起漏極區122E觸及重摻雜漏極區122H的頂部表面且位于重摻雜漏極區122H的頂部表面上面。?

此外，重摻雜漏極區122L具有稍微但不實質上大于隆起漏極區122E的最大寬度W4的最大寬度W3。間隔開的源極120及漏極122還界定襯底區112的溝道區124。具有與襯底區112相同的導電類型的溝道區124位于源極120與漏極122之間。?

如圖1中進一步所展示，MOS晶體管100包含觸及溝道區124且位于溝道區124上方的柵極電介質126及觸及柵極電介質126且位于溝道區124上方的柵極130。MOS晶體管100還包含觸及柵極130且位于柵極130上方的保護帽131及觸及柵極130及保護帽131且橫向環繞柵極130及保護帽131的側壁間隔件132。側壁間隔件132(其為非導電的)還觸及隆起源極區120E及隆起漏極區122E。?

晶體管的閾值電壓是在溝道區的頂部表面處形成反轉層所需的柵極電壓，所述柵極電壓足以允許電流從源極區流動到漏極區。在NMOS晶體管的情形中，n型摻雜劑原子形成反轉層，而在PMOS晶體管的情形中，p型摻雜劑原子形成反轉層。?

在操作中，關于NMOS晶體管，當存在正漏極對源極電壓V_DS且柵極對源極電壓V_GS的正性大于閾值電壓時，NMOS晶體管接通且電子從源極區流動到漏極區。當柵極對源極電壓V_GS的負性大于閾值電壓時，MOS晶體管關斷且沒有電子(極小泄漏電流除外)從源極區流動到漏極區。?

關于PMOS晶體管，當存在負漏極對源極電壓V_DS且柵極對源極電壓V_GS的負性大于閾值電壓時，PMOS晶體管接通且空穴從源極區流動到漏極區。當柵極對源極電壓V_GS的正性大于閾值電壓時，PMOS晶體管關斷且沒有空穴(極小泄漏電流除外)從源極區流動到漏極區。?

當晶體管大小縮小到(舉例來說)50nm大小時，變得越來越重要的一個問題是短溝道效應。用以控制常規50nm大小的晶體管(其不具有隆起源極及漏極區)中的短溝道效應的一種方法是利用極淺結。然而，極淺結增加源極與漏極的串聯電阻。用于減小串聯電阻的一種技術是減小側壁間隔件的寬度。?

然而，當有意義地減小側壁間隔件的寬度時，摻雜劑原子在退火期間從重摻雜源極及漏極區的向外擴散通常消耗及消除輕摻雜源極及漏極區，此又減小短溝道性能。?