[發(fā)明專利]微處理器及其執(zhí)行的方法

有效

• 申請?zhí)枺?/td>: 201310729108.X
• 申請日: 2010-06-01
• 公開（公告）號(hào): CN103699362A
• 公開（公告）日: 2014-04-02
• 發(fā)明（設(shè)計(jì)）人: G.葛蘭.亨利;羅德尼.E.虎克;柯林.艾迪
• 申請（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30;G06F9/32;G06F9/38;G06F12/08
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢大勇

1.一種由一微處理器所執(zhí)行的方法，該微處理器包括一高速緩存以及一指令組，且該指令組具有第一預(yù)取指令與第二預(yù)取指令，該方法包括：

當(dāng)執(zhí)行該第一預(yù)取指令時(shí)，檢測一預(yù)設(shè)情況組中的一者或多個(gè)的存在，其中，該第一預(yù)取指令命令該微處理器自一系統(tǒng)存儲(chǔ)器預(yù)取一第一數(shù)據(jù)快取列至該高速緩存；

響應(yīng)于當(dāng)執(zhí)行該第一預(yù)取指令時(shí)檢測該預(yù)設(shè)情況組中的一者或多個(gè)的存在的步驟，放棄自該系統(tǒng)存儲(chǔ)器預(yù)取該第一數(shù)據(jù)快取列至該高速緩存；

當(dāng)執(zhí)行該第二預(yù)取指令時(shí)，檢測該預(yù)設(shè)情況組中的一者或多個(gè)的存在，其中，該第二預(yù)取指令命令該微處理器自該系統(tǒng)存儲(chǔ)器預(yù)取一第二數(shù)據(jù)快取列至該高速緩存；以及

響應(yīng)于執(zhí)行該第二預(yù)取指令時(shí)檢測該預(yù)設(shè)情況組中的一者或多個(gè)的存在的步驟，完成自該系統(tǒng)存儲(chǔ)器預(yù)取該第二數(shù)據(jù)快取列至該高速緩存，

其中該預(yù)設(shè)情況組包括該第一和第二預(yù)取指令分別所指示的第一和第二快取列的地址于該微處理器的轉(zhuǎn)譯后備緩沖器中未命中。

2.根據(jù)權(quán)利要求1所述的方法，其中該指令組是一架構(gòu)指令組。

3.根據(jù)權(quán)利要求2所述的方法，其中該架構(gòu)指令組是一x86架構(gòu)指令組。

4.一種由一微處理器所執(zhí)行的方法，該微處理器包括一高速緩存和微碼，該方法包括：

對(duì)一架構(gòu)性重復(fù)數(shù)據(jù)串搬移指令進(jìn)行解碼；

響應(yīng)于對(duì)該架構(gòu)性重復(fù)數(shù)據(jù)串搬移指令進(jìn)行解碼的步驟，執(zhí)行多個(gè)加載指令與儲(chǔ)存指令，以將數(shù)據(jù)串由一來源存儲(chǔ)器位置搬移至一目標(biāo)存儲(chǔ)器位置；

在執(zhí)行該多個(gè)加載指令之前，執(zhí)行多個(gè)預(yù)取指令，以增加多個(gè)快取列在被該多個(gè)加載指令處理前出現(xiàn)在該高速緩存的可能性，其中該多個(gè)加載和儲(chǔ)存指令以及該多個(gè)預(yù)取指令是該微處理器的微碼的指令；

檢測該多個(gè)預(yù)取指令的一者正指示出一存儲(chǔ)器地址于該微處理器的一轉(zhuǎn)譯后備緩沖器中未命中的一情況，且相應(yīng)地導(dǎo)致該微碼被通知該轉(zhuǎn)譯后備緩沖器的未命中；

響應(yīng)于檢測到該情況，清除晚于該多個(gè)預(yù)取指令的該一者的該多個(gè)加載和儲(chǔ)存指令的每一個(gè)；以及

在上述清除的步驟后，于剩余的該多個(gè)加載指令之前，重新開始執(zhí)行剩余的該多個(gè)預(yù)取指令，以增加剩余的該多個(gè)快取列在被剩余的該多個(gè)加載指令處理前出現(xiàn)在該高速緩存的可能性。

5.一種微處理器，包括：

一高速緩存；

一指令組，包括第一預(yù)取指令與第二預(yù)取指令，該第一預(yù)取指令與該第二預(yù)取指令中每一者用來命令該微處理器自一系統(tǒng)存儲(chǔ)器預(yù)取一數(shù)據(jù)快取列至該高速緩存；以及

一存儲(chǔ)器子系統(tǒng)，用來執(zhí)行該第一預(yù)取指令與該第二預(yù)取指令，其中，對(duì)于該第一預(yù)取指令，該存儲(chǔ)器子系統(tǒng)響應(yīng)于一第一既定情況組而放棄自該系統(tǒng)存儲(chǔ)器預(yù)取該數(shù)據(jù)快取列至該高速緩存，其中，對(duì)于該第二預(yù)取指令，該存儲(chǔ)器子系統(tǒng)響應(yīng)于該第一既定情況組來完成自該系統(tǒng)存儲(chǔ)器預(yù)取該數(shù)據(jù)快取列至該高速緩存，

其中該既定情況組包括該第一和第二預(yù)取指令在一序列指令之后的情況。