[發明專利]實現多電源上電時序和下電時序的控制裝置及方法

有效

• 申請號: 201310727086.3
• 申請日: 2013-12-25
• 公開（公告）號: CN103699026A
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 盧謙;李玲
• 申請（專利權）人: 烽火通信科技股份有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 北京捷誠信通專利事務所(普通合伙) 11221
• 代理人: 魏殿紳;龐炳良

1.一種實現多電源上電時序和下電時序的控制裝置，其特征在于：包括電源、電源轉換芯片、比較器U1、可編程邏輯器件、第一分壓電阻R1、第二分壓電阻R2、第三分壓電阻R3和第四分壓電阻R4、電容C1、第一下拉電阻R5、第二下拉電阻R6、第三下拉電阻R7、第一電源芯片、第二電源芯片和第三電源芯片；比較器U1包括正供電管腳和負供電管腳；可編程邏輯器件包括電源端、輸入接口、第一輸出接口、第二輸出接口、第三輸出接口和接地端；

所述電源的正極與電源轉換芯片的輸入端相連，電源的負極接地；所述電源轉換芯片的輸出端通過第一分壓電阻R1分別與第二分壓電阻R2、比較器U1的反相輸入端相連，第二分壓電阻R2遠離比較器U1的一端接地；所述電源轉換芯片的輸入端通過第三分壓電阻R3分別與第四分壓電阻R4、比較器U1的同相輸入端相連，第四分壓電阻R4遠離比較器U1的一端接地；

所述比較器U1的正供電管腳與電源轉換芯片的輸出端相連，比較器U1的正供電管腳通過電容C1接地，比較器U1的負供電管腳接地，比較器U1的輸出端與可編程邏輯器件的輸入接口相連；可編程邏輯器件的第一輸出接口與第一電源芯片的第一使能管腳相連，第一使能管腳通過第一下拉電阻R5接地；可編程邏輯器件的第二輸出接口與第二電源芯片的第二使能管腳相連，第二使能管腳通過第二下拉電阻R6接地；可編程邏輯器件的第三輸出接口與第三電源芯片的第三使能管腳相連，第三使能管腳通過第三下拉電阻R7接地；可編程邏輯器件的電源端與電源轉換芯片的輸出端相連，可編程邏輯器件的接地端接地。

2.如權利要求1所述的實現多電源上電時序和下電時序的控制裝置，其特征在于：所述第一分壓電阻R1的阻值為10kΩ，第二分壓電阻R2的阻值為30.1kΩ，第三分壓電阻R3的阻值為30.1kΩ，第四分壓電阻R4的阻值為10kΩ。

3.如權利要求1所述的實現多電源上電時序和下電時序的控制裝置，其特征在于：所述電容C1的容量為0.1μF。

4.如權利要求1所述的實現多電源上電時序和下電時序的控制裝置，其特征在于：所述第一下拉電阻R5的阻值為10kΩ或者4.75kΩ，第二下拉電阻R6的阻值為10kΩ或者4.75kΩ，第三下拉電阻R7的阻值為10kΩ或者4.75kΩ。

5.一種基于權利要求1至4任一項所述裝置的實現多電源上電時序和下電時序的控制方法，其特征在于，包括以下步驟：

A、電源輸向電源轉換芯片的輸入端輸入電源電壓，電源轉換芯片將電源電壓轉化為輸出電壓；輸出電壓通過第一分壓電阻R1和第二分壓電阻R2分壓，產生反相輸入電壓輸入至比較器U1的反相輸入端；電源電壓通過第三分壓電阻R3和第四分壓電阻R4分壓，產生同相輸入電壓輸入至比較器U1的同相輸入端；

B、比較器U1的輸出端輸出指示信號至可編程邏輯器件的輸入接口；根據可編程邏輯器件預設第一上電間隔時間、第二上電間隔時間、第一下電間隔時間和第二下電間隔時間；

C、監測指示信號的電平，若指示信號的電平在2V以上，可編程邏輯器件依次輸出三個2V以上的電平至第一使能管腳、第二使能管腳和第三使能管腳，第一使能管腳和第二使能管腳之間的間隔時間為第一上電間隔時間，第二使能管腳和第三使能管腳之間的間隔時間為第二上電間隔時間；若指示信號的電平在0.8V以下，可編程邏輯器件依次輸出三個0.8V以下的電平至第一使能管腳、第二使能管腳和第三使能管腳，第一使能管腳和第二使能管腳之間的間隔時間為第一下電間隔時間，第二使能管腳和第三使能管腳之間的間隔時間為第二下電間隔時間。

6.如權利要求5所述的實現多電源上電時序和下電時序的控制方法，其特征在于：步驟A中所述電源電壓為11.4V～12.6V，所述電源轉換芯片的輸出電壓為3.15V～3.45V。

7.如權利要求6所述的實現多電源上電時序和下電時序的控制方法，其特征在于：步驟A中所述電源電壓為12V，所述電源轉換芯片的輸出電壓為3.3V。

8.如權利要求5至7任一項所述的實現多電源上電時序和下電時序的控制方法，其特征在于：所述第一上電間隔時間為10毫秒或者20毫秒，所述第二上電間隔時間為1毫秒。

9.如權利要求5至7任一項所述的實現多電源上電時序和下電時序的控制方法，其特征在于：所述第一下電間隔時間為20納秒，所述第二下電間隔時間為20納秒。