[發明專利]半導體裝置

無效

• 申請號: 201310722167.4
• 申請日: 2013-12-24
• 公開（公告）號: CN104078493A
• 公開（公告）日: 2014-10-01
• 發明（設計）人: 末代知子;小倉常雄;押野雄一
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/47
• 分類號: H01L29/47;H01L29/872;H01L21/329
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 楊謙;胡建新

本申請主張以日本專利申請2013－62969號（申請日：2013年3月25日）為基礎申請的優先權。本申請通過參考該基礎申請而包含基礎申請的全部內容。

技術領域

后述的實施方式涉及半導體裝置。

背景技術

作為半導體裝置的一例，可以舉出作為具有整流功能的元件的二極管。例如，作為功率用晶體管的IGBT（Insulated?Gate?Bipolar?Transistor：絕緣柵雙極型晶體管）中，與IGBT反并聯地連接二極管以用于回流。在二極管等具有整流功能的半導體裝置中，要求降低開關時間（關斷（turn?off）時的恢復電流的消失時間）及提高耐破壞性。

發明內容

本發明的實施方式的目的在于半導體裝置的開關時間的降低等的特性提高。

實施方式的半導體裝置包括第一電極、第一半導體區域、第二半導體區域、第三半導體區域、第四半導體區域、第二電極和第一中間金屬膜。

上述第一半導體區域設在上述第一電極之上。上述第一半導體區域是具有第一雜質濃度的第一導電型的區域。

上述第二半導體區域設在上述第一半導體區域之上。上述第二半導體區域是具有比上述第一雜質濃度高的第二雜質濃度的第一導電型的區域。

上述第三半導體區域設在上述第二半導體區域之上。上述第三半導體區域是具有第三雜質濃度的第二導電型的區域。

上述第四半導體區域設在上述第二半導體區域之上。上述第四半導體區域是具有比上述第三雜質濃度低的第四雜質濃度的第二導電型的區域。

上述第二電極設在上述第三半導體區域及上述第四半導體區域之上，與上述第三半導體區域歐姆接觸。

上述第一中間金屬膜設在上述第二電極與上述第四半導體區域之間，與上述第四半導體區域進行肖特基接合。

附圖說明

圖1是例示出第一實施方式的半導體裝置的示意剖視圖。

圖2（a）及圖2（b）是說明半導體裝置的動作的示意剖視圖。

圖3（a）～圖3（c）是例示出半導體裝置的制造方法的示意剖視圖。

圖4是例示出第二實施方式的半導體裝置的示意剖視圖。

圖5（a）及圖5（b）是說明半導體裝置的動作的示意剖視圖。

圖6（a）～圖6（c）是例示出半導體裝置的制造方法的示意剖視圖。

圖7是例示出第三實施方式的半導體裝置的示意剖視圖。

圖8（a）～圖8（c）是例示出半導體裝置的制造方法的示意剖視圖。

圖9是例示出第四實施方式的半導體裝置的示意剖視圖。

圖10（a）～圖10（c）是例示出半導體裝置的制造方法的示意剖視圖。

圖11是例示出第五實施方式的半導體裝置的示意剖視圖。

圖12是例示出第六實施方式的半導體裝置的示意剖視圖。

圖13是例示出載流子濃度的示意圖。

圖14（a）～圖14（c）是對載流子濃度的平衡進行例示的示意圖。

具體實施方式

以下，基于附圖對本發明的實施方式進行說明。以下的說明中，對同一部件附加同一符號，對一度說明過的部件適宜地將其說明省略。

另外，在以下的說明中，n^＋、n、n^－以及p^＋、p、p^－的標記表示各導電型的雜質濃度的相對的高低。即，n^＋表示與n相比n型的雜質濃度相對高，n^－表示與n相比n型的雜質濃度相對低。此外，p^＋表示與p相比p型的雜質濃度相對高，p^－表示與p相比p型的雜質濃度相低。

此外，在以下的說明中，作為一例，舉出將第一導電型設為n型、將第二導電型設為p型的具體例。

（第一實施方式）

圖1是例示出第一實施方式的半導體裝置的示意剖視圖。

如圖1所示，第一實施方式的半導體裝置110具備：作為第一電極的陰極電極81、作為第一半導體區域的n^＋型陰極層10、作為第二半導體區域的n^－型基底（base）層20、作為第三半導體區域的p^＋型陽極層30、作為第四半導體區域的p^－型陽極層40、作為第二電極的陽極電極82、作為第一中間金屬膜的第一阻擋金屬（barrier?metal）51。半導體裝置110例如是二極管。