[發(fā)明專利]集成電路充電驅(qū)動器及其制造方法

有效

• 申請?zhí)枺?/td>: 201310713868.1
• 申請日: 2013-12-20
• 公開（公告）號: CN103681513A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 汪義;曾蘊(yùn)浩;王煒;胡舜濤;王強(qiáng);羅菊亞;張宏林
• 申請（專利權(quán)）人: 上海嶺芯微電子有限公司
• 主分類號: H01L21/8249
• 分類號: H01L21/8249;H01L27/06
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陸勍

1.一種集成電路充電驅(qū)動器的制造方法，其特征在于，所述集成電路充電驅(qū)動器集成有PNP管和NMOSFET管，該制造方法包括：

a.提供基板，所述基板是p+/p-型外延基板并用作所述PNP管的集電極，所述基板包含PNP區(qū)和NMOSFET區(qū)；

b.在所述基板的NMOSFET區(qū)中形成n型埋層;

c.分別在所述PNP區(qū)的兩側(cè)和所述NMOSFET區(qū)的兩側(cè)形成p型下隔離；

d.沉積n-外延，所述n-外延由所述p型下隔離隔斷以形成n-外延島；

e.在所述p型下隔離上形成p型上隔離，所述p型上隔離在所述NMOSFET區(qū)中進(jìn)一步用作p阱，且所述n型埋層位于NMOSFET的p阱下方；

f.在所述n-外延島上形成多個n+區(qū)，所述PNP區(qū)中的n+區(qū)用作基極且所述NMOSFET區(qū)中的n+區(qū)分別用作源極和漏極；

g.在所述n-外延島上形成多個p+區(qū)，所述PNP區(qū)中的p+區(qū)用作發(fā)射極以形成所述PNP管，且所述NMOSFET區(qū)中的p+區(qū)用作p阱；以及

h.在所述NMOSFET區(qū)上進(jìn)一步形成柵極，以形成所述NMOSFET管。

2.如權(quán)利要求1所述的制造方法，其特征在于，在上述步驟d中，所述n-外延的濃度和厚度被調(diào)節(jié)為使得所述PNP管的beta值大于100且共發(fā)射極組態(tài)的擊穿電壓大于20V。

3.如權(quán)利要求1所述的制造方法，其特征在于，在上述步驟e中，所述p型上隔離的注入劑量被調(diào)節(jié)為使得NMOSFET管的開啟電壓為1V。

4.如權(quán)利要求1所述的制造方法，其特征在于，在上述步驟f中，在所述n-外延島上形成多個n+區(qū)的同時進(jìn)行所述PNP管的基極引出以及所述NMOSFET管的源極和漏極引出。

5.如權(quán)利要求1所述的制造方法，其特征在于，在上述步驟g中，在所述n-外延島上形成多個p+區(qū)的同時進(jìn)行所述PNP管的發(fā)射極引出以及所述NMOSFET管的p阱引出。

6.如權(quán)利要求1所述的制造方法，其特征在于，上述步驟h進(jìn)一步包括：

h1.在所述NMOSFET區(qū)上淀積TEOS；

h2.在TEOS層上刻蝕出柵氧位置區(qū)域；以及

h3.在所述柵氧位置區(qū)域上進(jìn)行柵氧化工藝。

7.如權(quán)利要求6所述的制造方法，其特征在于，在上述步驟h中，省略了場氧化和硅柵MOS工藝。

8.如權(quán)利要求1所述的制造方法，其特征在于，該制造方法中省略了高壓阱工藝和NTUB工藝。

9.一種由如權(quán)利要求1所述的制造方法制成的集成電路充電驅(qū)動器，其特征在于，所述NMOSFET管的漏極連接至所述PNP管的基極，其中所述PNP管作為功率輸出管且所述NMOSFET管作為所述PNP管的基極電流的控制開關(guān)驅(qū)動管。