[發明專利]晶體管的形成方法

有效

• 申請號: 201310713229.5
• 申請日: 2013-12-20
• 公開（公告）號: CN104733389B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 趙杰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種晶體管的形成方法，包括：在基底上形成有第一柵極、位于第一柵極兩側基底中的第一源極、第一漏極；在第一源極、第一漏極上形成金屬硅化物；形成刻蝕阻擋層和第一介質層，刻蝕阻擋層覆蓋基底、第一柵極和金屬硅化物，第一介質層高于第一柵極上的刻蝕阻擋層部分；去除高出第一柵極上表面的第一介質層和刻蝕阻擋層，至第一柵極和第一介質層上表面持平；在第一介質層上形成第二介質層，第二介質層覆蓋第一柵極；刻蝕第一介質層、第二介質層和刻蝕阻擋層，形成接觸孔，在刻蝕刻蝕阻擋層的條件下，不會刻蝕金屬硅化物。金屬硅化物的厚度符合預期厚度，金屬硅化物的品質較好，可降低接觸電阻，提升晶體管和其他器件之間的性能。

技術領域

本發明涉及半導體技術領域，特別涉及一種晶體管的形成方法。

背景技術

隨著集成電路的飛速發展，SiO₂作為傳統的柵介質將不能滿足CMOS器件高集成度的要求，需要一種高K介質材料來替代傳統的SiO₂。但是，在應用中，多晶硅與高K介質材料的結合會出現許多問題，例如，多晶硅耗盡效應、過高的柵電阻等，因此，現在通常采用金屬柵極替代多晶硅柵電極。目前，通常采用后柵技術形成金屬柵極，后柵技術是在基底上進行源/漏區離子注入操作以及退火步驟完成之后形成金屬柵極。使用高K柵介質層加金屬柵極的CMOS器件與傳統的CMOS器件相比，可以顯著降低MOS場效應晶體管的閾值電壓(Threshold voltage，Vt)。

現有的使用金屬柵極的CMOS器件形成方法包括：

參照圖1，在基底1中形成淺溝槽隔離結構2，淺溝槽隔離結構2的一側為N阱區，另一側為P阱區；

在N阱區形成位于基底上的第一偽柵極3和在P阱區形成位于基底上的第二偽柵極4，在第一偽柵極3兩側基底中形成具有P型摻雜的sigma形鍺硅層5，兩鍺硅層5分別作為PMOS場效應晶體管的源極、漏極，在第二偽柵極4兩側基底中形成有具有N型摻雜的U形碳硅層6，兩碳硅層6分別作為NMOS場效應晶體管的源極、漏極，在鍺硅層5和碳硅層6上外延生長硅帽7。為給后續形成刻蝕阻擋層和第一介質層預留足夠空間，硅帽7的厚度不宜過厚；

在基底1上形成刻蝕阻擋層8，該刻蝕阻擋層8厚度較薄，覆蓋基底1和基底1上的器件，之后，在刻蝕阻擋層8上形成第一介質層9，該第一介質層9上表面與基底1上表面平行，且高于第一偽柵極3和第二偽柵極4上表面。

參照圖2，對第一介質層9和刻蝕阻擋層8進行化學機械研磨，至第一偽柵極3和第二偽柵極4露出，且第一介質層9上表面與第一偽柵極3和第二偽柵極4上表面基本持平。

參照圖3，去除第一偽柵極形成第一偽柵溝槽（圖中未示出），和去除第二偽柵極形成第二偽柵溝槽（圖中未示出），之后，形成覆蓋第一偽柵溝槽側壁和底部的第一高K柵介質層10、和填充滿第一偽柵溝槽的第一金屬柵極11，和形成覆蓋第二溝槽側壁和底部的第二高K柵介質層12、和填充滿第二偽柵溝槽的第二金屬柵極13。需要說明的是，在形成第一高K柵介質層10和第二高K柵介質層12后，還要進行退火，以穩定第一高K柵介質層10和第二高K柵介質層12。

參照圖4，形成第二介質層14，第二介質層14覆蓋第一介質層9和第一介質層9所包圍的部件，接著刻蝕硅帽7（參照圖3）上的第一介質層9，露出刻蝕阻擋層8，刻蝕阻擋層8用于阻擋在刻蝕第一介質層9后繼續對硅帽7造成過刻蝕；

繼續刻蝕所述刻蝕阻擋層8，露出硅帽7，形成連通硅帽7的接觸孔15；

之后，對硅帽7進行金屬硅化處理形成金屬硅化物16。需要說明的是，金屬硅化物16是在第一高K柵介質層10和第二高K柵介質層12形成之后形成的，這是因為形成第一高K柵介質層10和第二高K柵介質層12過程的退火工藝會影響金屬硅化物中各原子之間的穩定性，降低金屬硅化物的性能。