[發明專利]一種嵌入閃存柵極的制作方法

有效

• 申請號: 201310703947.4
• 申請日: 2013-12-19
• 公開（公告）號: CN104733394B
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 吳永玉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L21/28
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體制造工藝，尤其涉及一種嵌入閃存柵極的制作方法。

背景技術

存儲器用于存儲大量數字信息，最近據調查顯示，在世界范圍內，存儲器芯片大約占了半導體交易的30％，多年來，工藝技術的進步和市場需求催生越來越多高密度的各種類型存儲器，如RAM(隨機存儲器)、SRAM（靜態隨機存儲器）、DRAM(動態隨機存儲器)和FRAM(鐵電存儲器)等。

隨機存儲器，例如DRAM與SRAM在使用過程中存在掉電后存儲數據丟失的問題。為了克服這個問題，人們已經設計并開發了多種非易失性存儲器。最近，基于浮置柵極概念的閃存，由于其具有小的單元尺寸和良好的工作性能已成為最通用的非易失性存儲器。

非易失性存儲器主要包括兩種基本結構：柵極疊層(stack gate)結構和分離柵極式(split gate)結構。

柵極疊層結構式存儲器包括依序形成于襯底上的遂穿氧化物層、存儲電子的浮置柵極多晶硅層、氧化物/氮化物/氧化物(oxide-nitride-oxide，ONO)疊層和控制電子存儲和釋放的控制柵極多晶硅層。

分離柵極式存儲器也包括形成于襯底上的遂穿氧化物層、存儲電子的浮置柵極多晶硅層、氧化物/氮化物/氧化物(oxide-nitride-oxide，ONO)疊層和控制電子存儲和釋放的控制柵極多晶硅層。

但與柵極疊層式存儲器不同的是，分離柵極式存儲器還在柵極疊層結構的一側形成用作擦除柵極(erase gate)的多晶硅層。同時，分離柵極式閃存存儲器為實現一定功能，周圍會存在外圍電路(Periphery Circuit)，包括高壓晶體管和邏輯晶體管。分離柵極式快閃存儲器的控制柵極電連接至字線，分離柵極式快閃存儲器的源漏區電連接至位線。該字線電連接至行譯碼器且位線電連接至讀寫電路。

現有技術將分離柵極式快閃存儲器嵌入到高壓晶體管與邏輯晶體管的外圍電路中，以在將分離柵極式快閃存儲器、高壓晶體管和邏輯晶體管集成在一個電路中，形成嵌入快閃存儲器（embedded flash）。嵌入快閃存儲器包括存儲單元（Memory cell）和邏輯外圍電路（logic peripherals），同時在半導體襯底上形成的邏輯電路柵極多晶硅層和閃存柵極多晶硅層的高度不同。在制作嵌入快閃存儲器的過程中，在邏輯電路區域中的半導體襯底上形成有兩層多晶硅層并且這兩層多晶硅層之間有一層氧化物，同時在閃存單元區域中的半導體襯底上也形成兩層多晶硅，但是這兩層多晶硅之間沒有氧化物層。采用化學機械研磨工藝處理閃存單元區域中的多晶硅層以形成字線柵極（WL gate）多晶硅層，執行所述化學機械研磨停止于邏輯電路區域中的氧化物層，所以，根據現有技術制作的嵌入快閃存儲器的閃存單元區域中的字線柵極具有兩層多晶硅。

現有的嵌入快閃存儲器中的字線柵極多晶硅之間的界面處形成有自然氧化物層，自然氧化物層會引起鈷硅化物的非正常生長。為了避免字線柵極具有兩層多晶硅，提出了增強化學機械研磨以去除位于閃存單元區域中的第二層多晶硅層，但是過度的化學機械研磨將損傷控制柵極。

因此，需要一種新的方法，以解決現有技術中的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現有技術中存在的問題，本發明提出了一種嵌入閃存柵極的制作方法，包括：提供半導體襯底，所述半導體襯底具有邏輯電路區域和閃存單元區域，以及位于所述半導體襯底上所述閃存單元區域中的柵極堆棧結構；在所述半導體襯底上沉積第一柵極材料層，其中位于所述邏輯電路區域中的所述第一柵極材料層用于形成邏輯電路柵極，位于所述閃存單元區域中的所述第一柵極材料層用于形成位線；在所述第一柵極材料層上形成第二柵極材料層；平坦化所述第二柵極材料和所述第一柵極材料層，以露出所述柵極堆棧結構的頂部；繼續平坦化所述第二柵極材料層，以完全去除所述第二柵極材料層；其中，所述第二柵極材料層比所述第一柵極材料層的硬度小。

優選地，所述第一柵極材料層的材料為多晶硅，所述第二柵極材料層的材料為非晶硅。

優選地，采用化學機械研磨工藝執行所述平坦化步驟。

優選地，在平坦化所述第二柵極材料層的步驟中所述平坦化工藝具有去除所述第二柵材料層的高去除速率。

優選地，在邏輯電路區域中所述第一柵極材料層和所述第二柵極材料層之間形成有氧化物層。