[發明專利]一種嵌入閃存柵極的制作方法

有效

• 申請號: 201310703947.4
• 申請日: 2013-12-19
• 公開（公告）號: CN104733394B
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 吳永玉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L21/28
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

1.一種嵌入閃存柵極的制作方法，包括：

提供半導體襯底，所述半導體襯底具有邏輯電路區域和閃存單元區域，以及位于所述半導體襯底上所述閃存單元區域中的柵極堆棧結構；

在所述半導體襯底上沉積第一柵極材料層，其中位于所述邏輯電路區域中的所述第一柵極材料層用于形成邏輯電路柵極，位于所述閃存單元區域中的所述第一柵極材料層用于形成位線；

在所述第一柵極材料層上形成第二柵極材料層；

平坦化所述第二柵極材料和所述第一柵極材料層，以露出所述柵極堆棧結構的頂部；

繼續平坦化所述第二柵極材料層，以完全去除所述第二柵極材料層；

其中，所述第二柵極材料層比所述第一柵極材料層的硬度小，以提高所述嵌入閃存柵極的整體性能和良率。

2.如權利要求1所述的方法，其特征在于，所述第一柵極材料層的材料為多晶硅，所述第二柵極材料層的材料為非晶硅。

3.如權利要求1所述的方法，其特征在于，采用化學機械研磨工藝執行所述平坦化步驟。

4.如權利要求1所述的方法，其特征在于，在平坦化所述第二柵極材料層的步驟中所述平坦化工藝具有去除所述第二柵材料層的高去除速率。

5.如權利要求1所述的方法，其特征在于，在邏輯電路區域中所述第一柵極材料層和所述第二柵極材料層之間形成有氧化物層。

6.如權利要求1所述的方法，其特征在于，所述柵極堆棧結構包括自下而上依次層疊的柵極介電層、浮柵層、ONO介電層和控制柵層。