[發(fā)明專利]提高感光密度的光敏器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310700509.2
• 申請日: 2013-12-18
• 公開（公告）號: CN103681899A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 陳杰
• 申請（專利權(quán)）人: 無錫中微晶園電子有限公司
• 主分類號: H01L31/0236
• 分類號: H01L31/0236;H01L31/18
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 曹祖良;劉海

技術(shù)領(lǐng)域

本發(fā)明涉及一種提高感光密度的光敏器件及其制造方法，屬于集成電路技術(shù)領(lǐng)域。

背景技術(shù)

光敏器件的光電轉(zhuǎn)換效率的提升是行業(yè)內(nèi)一直追求的目標(biāo)，能夠提升光敏器件的光電轉(zhuǎn)換效率即意味著產(chǎn)品競爭力的提升。目前提升光電轉(zhuǎn)換效率主要在于依賴光敏面的面積增大。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種提高感光密度的光敏器件及其制造方法，提高了光敏面的感光密度，降低了芯片尺寸，從而節(jié)約成本。

按照本發(fā)明提供的技術(shù)方案，所述提高感光密度的光敏器件，包括襯底，襯底上表面設(shè)置第一氧化層，其特征是：在所述第一氧化層上設(shè)置凹槽，凹槽由第一氧化層的上表面延伸至襯底的上表面；在所述凹槽底部的襯底上刻蝕形成光敏面，光敏面為凹凸面。

所述襯底為硅襯底。

所述提高感光密度的光敏器件的制造方法，其特征是，包括以下工藝步驟：

（1）提供襯底，在襯底上熱氧化SiO₂形成第一氧化層，第一氧化層的厚度為800～1000nm；

（2）在第一氧化層上涂布光刻膠，并選擇性掩蔽和腐蝕光刻膠，在第一氧化層上形成刻蝕窗口，腐蝕刻蝕窗口，露出刻蝕窗口底部相對應(yīng)的襯底，從而在第一氧化層上得到凹槽；

（3）在凹槽底部的襯底上熱氧化SiO₂形成第二氧化層，第二氧化層的厚度為10～40nm；

（4）在第一氧化層和第二氧化層上淀積多晶硅層，多晶硅層的厚度為150～500nm，并采用POCl₃對多晶硅層進行摻雜；

（5）對多晶硅層進行等離子體反應(yīng)刻蝕，在凹槽底部的襯底上得到凹凸不平的光敏面。

步驟（5）中，所述刻蝕壓力為50mt，功率為550W，刻蝕氣體為30?sccm的HBr和30?sccm的Cl₂，下電極溫度為30℃。

所述多晶硅層的摻雜方塊電阻為23Ω/□。

本發(fā)明所述提高感光密度的光敏器件的制造方法通過P5000MXP采用常規(guī)的Cl₂/HBR（溴化氫）腐蝕多晶，利用多晶的晶粒和晶粒之間的間隙的腐蝕速率不同，形成凹凸不平的光敏面，感光密度比原來提高了1.5倍，因此在不改變光電轉(zhuǎn)換效率情況下，芯片的尺寸也得到了減少；本發(fā)明所述工藝與二極管制造工藝兼容，簡單實用。

附圖說明

圖1～圖5為本發(fā)明所述光敏器件的制造工藝流程圖，其中：

圖1為襯底上形成第一氧化層的示意圖。

圖2為第一氧化層腐蝕出凹槽的示意圖。

圖3為凹槽底部形成第二氧化層的示意圖。

圖4為第一氧化層和第二氧化層上淀積得到多晶硅層的示意圖。

圖5為刻蝕形成光敏面的示意圖。

圖中的序號為：襯底1、第一氧化層2、第二氧化層3、多晶硅層4、光敏面5、凹槽6。

具體實施方式

下面結(jié)合具體附圖對本發(fā)明作進一步說明。

如圖5所示：本發(fā)明所述提高感光密度的光敏器件包括襯底1，襯底1上表面設(shè)置第一氧化層2，第一氧化層2上設(shè)置凹槽6，凹槽6由第一氧化層2的上表面延伸至襯底1的上表面；在所述凹槽6底部的襯底1上刻蝕形成光敏面5，光敏面5為凹凸面；

所述襯底1為硅襯底。

上述提高感光密度的光敏器件的制造方法，包括以下工藝步驟：

（1）如圖1所示，提供襯底1，在襯底1上熱氧化SiO₂形成第一氧化層2；所述襯底1為硅襯底，襯底1的厚度為SEMI（國際半導(dǎo)體設(shè)備材料產(chǎn)業(yè)協(xié)會）標(biāo)準(zhǔn)厚度；所述第一氧化層2的厚度為800～1000nm，熱氧化工藝與常規(guī)熱氧化生長工藝相同；

（2）如圖2所示，在第一氧化層2上涂布光刻膠，并選擇性掩蔽和腐蝕光刻膠，在第一氧化層2上形成刻蝕窗口；采用BOE腐蝕刻蝕窗口，露出刻蝕窗口底部相對應(yīng)的襯底1，從而在第一氧化層2上得到凹槽6；

（3）如圖3所示，在凹槽6底部的襯底1上熱氧化SiO₂形成第二氧化層3，第二氧化層3的厚度為10～40nm；

（4）如圖4所示，在第一氧化層2和第二氧化層3上采用LPCVD淀積多晶硅層4，多晶硅層4的厚度為150～500nm，并采用POCl₃對多晶硅層4進行摻雜，多晶硅層4的摻雜方塊電阻為23Ω/□；所述淀積工藝和摻雜工藝采用現(xiàn)有常規(guī)的淀積和摻雜工藝；