[發明專利]用于液晶顯示的GOA電路及顯示裝置

有效

• 申請號: 201310700186.7
• 申請日: 2013-12-18
• 公開（公告）號: CN103680451A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 虞曉江;李長曄;賴梓杰
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

技術領域

本發明涉及液晶顯示技術領域，尤其涉及一種用于液晶顯示的GOA（Gate?Driver?on?Array，陣列基板行驅動）電路及顯示裝置。

背景技術

液晶顯示器具有機身薄、省電、無輻射等眾多優點，得到了廣泛的應用。現有市場上的液晶顯示器大部分為背光型液晶顯示器，其包括液晶面板及背光模組（backlight?module）。液晶面板的工作原理是在兩片平行的玻璃基板當中放置液晶分子，并在兩片玻璃基板上施加驅動電壓來控制液晶分子的旋轉方向，以將背光模組的光線折射出來產生畫面。

主動式液晶顯示器中，每個像素具有一個薄膜晶體管（TFT），其柵極（Gate）連接至水平掃描線，漏極（Drain）連接至垂直方向的數據線，源極（Source）則連接至像素電極。在水平掃描線上施加足夠的電壓，會使得該條線上的所有TFT打開，此時該水平掃描線上的像素電極會與垂直方向的數據線連接，從而將數據線上的顯示信號電壓寫入像素，控制不同液晶的透光度進而達到控制色彩的效果。目前主動式液晶顯示面板水平掃描線的驅動主要由面板外接的IC來完成，外接的IC可以控制各級水平掃描線的逐級充電和放電。而GOA技術，即Gate?Driver?on?Array（陣列基板行驅動）技術，可以運用液晶顯示面板的原有制程將水平掃描線的驅動電路制作在顯示區周圍的基板上，使之能替代外接IC來完成水平掃描線的驅動。GOA技術能減少外接IC的綁定（bonding）工序，有機會提升產能并降低產品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產品。

現有的GOA電路，通常包括級聯的多個GOA單元，每一級GOA單元對應驅動一級水平掃描線。GOA單元的主要結構包括上拉電路（Pull-up?part），上拉控制電路（Pull-up?control?part），下傳電路(Transfer?Part)，下拉電路（Key?Pull-down?Part）和下拉維持電路（Pull-down?Holding?Part），以及負責電位抬升的自舉（Boast）電容。上拉電路主要負責將時鐘信號（Clock）輸出為柵極（Gate）信號；上拉控制電路負責控制上拉電路的打開時間，一般連接前面級GOA電路傳遞過來的下傳信號或者Gate信號；下拉電路負責在第一時間將Gate拉低為低電位，即關閉Gate信號；下拉維持電路則負責將Gate輸出信號和上拉電路的Gate信號（通常稱為Q點）維持（Holding）在關閉狀態（即負電位），通常有兩個下拉維持模塊交替作用；自舉電容（C?boast）則負責Q點的二次抬升，這樣有利于上拉電路的G(N)輸出。

GOA電路的目的就是將集成電路輸出的掃描波形通過電路操作的方式輸出，使像素開關打開從而可以向氧化銦錫（ITO）電極輸入數據信號。數據信號輸入完后將數據信號內容保持住直到下一幀的開啟。在電路操作過程中，因一條掃描電路打開過后在一幀剩余的時間里都是關閉的，掃描電路關閉（保持）時間比掃描時間長很多，對GOA電路中的薄膜晶體管穩定特定要求很高。為保證GOA電路充電信號的穩定輸出，亟需GOA電路中影響水平掃描線充電的薄膜晶體管的柵極Q(n)的電壓能夠得到準確控制的解決方案。

發明內容

因此，本發明的目的在于提供一種用于液晶顯示的GOA電路，實現通過低頻時鐘信號和高頻時鐘信號來準確控制影響水平掃描線充電的薄膜晶體管的柵極Q(n)電壓，從而保證GOA充電信號的穩定輸出。

本發明的另一目的在于提供一種應用上述GOA電路的液晶顯示裝置，實現通過低頻時鐘信號和高頻時鐘信號來準確控制影響水平掃描線充電的薄膜晶體管的柵極Q(n)電壓，從而保證GOA充電信號的穩定輸出。

為實現上述目的，本發明提供了一種用于液晶顯示的GOA電路，包括級聯的多個GOA單元，按照第n級GOA單元控制對顯示區域第n級水平掃描線充電，該第n級GOA單元包括上拉電路、下拉電路、下拉維持電路、上拉控制電路及自舉電容，該上拉電路、下拉電路、下拉維持電路及自舉電容分別與柵極信號點和該第n級水平掃描線連接，該上拉控制電路與該柵極信號點連接；

該下拉維持電路包括：

第一薄膜晶體管，其柵極連接第一電路點，漏極和源極分別連接該第n級水平掃描線和輸入直流低電壓；

第二薄膜晶體管，其柵極連接第二電路點，漏極和源極分別連接該第n級水平掃描線和輸入該直流低電壓；

第三薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別連接該第一電路點和輸入該直流低電壓；