[發明專利]用于液晶顯示的GOA電路及顯示裝置

有效

• 申請號: 201310700186.7
• 申請日: 2013-12-18
• 公開（公告）號: CN103680451A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 虞曉江;李長曄;賴梓杰
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

1.一種用于液晶顯示的GOA電路，其特征在于，包括級聯的多個GOA單元，按照第n級GOA單元控制對顯示區域第n級水平掃描線（G(n)）充電，該第n級GOA單元包括上拉電路（100）、下拉電路（200）、下拉維持電路（300）、上拉控制電路（400）及自舉電容（Cb），該上拉電路（100）、下拉電路（200）、下拉維持電路（300）及自舉電容（Cb）分別與柵極信號點（Q（n））和該第n級水平掃描線（G（n））連接，該上拉控制電路（400）與該柵極信號點（Q（n））連接；

該下拉維持電路（300）包括：

第一薄膜晶體管（T32），其柵極連接第一電路點（P），漏極和源極分別連接該第n級水平掃描線（G（n））和輸入直流低電壓（VSS）；

第二薄膜晶體管（T33），其柵極連接第二電路點（K），漏極和源極分別連接該第n級水平掃描線（G（n））和輸入直流低電壓（VSS）；

第三薄膜晶體管（T52），其柵極連接該柵極信號點（Q（n）），漏極和源極分別連接該第一電路點（P）和輸入該直流低電壓（VSS）；

第四薄膜晶體管（T62），其柵極連接該柵極信號點（Q（n）），漏極和源極分別連接該第二電路點（K）和輸入該直流低電壓（VSS）；

第五薄膜晶體管（T43），其漏極和源極分別連接該柵極信號點（Q（n））和該第n級水平掃描線（G（n））；

第六薄膜晶體管（T42），其漏極和源極分別輸入第n級時鐘信號（CK（n））和連接該第五薄膜晶體管（T43）的柵極；

第七薄膜晶體管（T72），其柵極輸入第一時鐘信號（LC1），漏極和源極分別連接該第六薄膜晶體管（T42）的柵極和該第一電路點（P）；

第八薄膜晶體管（T73），其柵極輸入第二時鐘信號（LC2），漏極和源極分別連接該第六薄膜晶體管（T42）的柵極和該第二電路點（K）；

第九薄膜晶體管（T12），其柵極輸入該第一時鐘信號（LC1），漏極和源極分別輸入該第一時鐘信號（LC1）和連接該第六薄膜晶體管（T42）的柵極；

第十薄膜晶體管（T13），其柵極輸入該第二時鐘信號（LC2），漏極和源極分別輸入該第二時鐘信號（LC2）和連接該第六薄膜晶體管（T42）的柵極；

工作時，該第一時鐘信號（LC1）和該第二時鐘信號（LC2）的頻率低于該第n級時鐘信號（CK（n）），并且該第一時鐘信號（LC1）對該第一電路點（P）的充電和該第二時鐘信號（LC2）對該第二電路點（K）的充電交替進行。

2.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該上拉電路（100）包括：第十一薄膜晶體管（T21），其柵極連接該柵極信號點（Q（n）），漏極和源極分別輸入該第n級時鐘信號（CK（n））和連接該第n級水平掃描線（G（n））。

3.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該下拉電路（200）包括：第十二薄膜晶體管（T31），其柵極連接第n+2級水平掃描線（G（n+2）），漏極和源極分別連接該第n級水平掃描線（G（n））和輸入該直流低電壓（VSS）；第十三薄膜晶體管（T41），其柵極連接該第n+2級水平掃描線（G（n+2）），漏極和源極分別連接該柵極信號點（Q（n））和輸入該直流低電壓（VSS）。

4.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該上拉控制電路（400）包括：第十四薄膜晶體管（T11），其柵極連接第n-2級水平掃描線（G（n-2）），漏極和源極分別連接該第n-2級水平掃描線（G（n-2））和該柵極信號點（Q（n））。

5.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該第n級時鐘信號的占空比為40%。

6.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該第一時鐘信號（LC1）通過公共的金屬線輸入所述級聯的多個GOA單元。

7.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該第二時鐘信號（LC2）通過公共的金屬線輸入所述級聯的多個GOA單元。

8.如權利要求1所述的用于液晶顯示的GOA電路，其特征在于，該直流低電壓（VSS）通過公共的金屬線輸入所述級聯的多個GOA單元。

9.一種顯示裝置，其特征在于，包括如權利要求1所述的用于液晶顯示的GOA電路。