[發(fā)明專(zhuān)利]一種基于FPGA的SOE系統(tǒng)實(shí)現(xiàn)SOE的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310694213.4
• 申請(qǐng)日: 2013-12-18
• 公開(kāi)（公告）號(hào): CN103713544B
• 公開(kāi)（公告）日: 2018-10-02
• 發(fā)明（設(shè)計(jì)）人: 王楠;胡中澤;趙寶平;張曉印
• 申請(qǐng)（專(zhuān)利權(quán)）人: 國(guó)核自?xún)x系統(tǒng)工程有限公司
• 主分類(lèi)號(hào): G05B19/042
• 分類(lèi)號(hào): G05B19/042;H04J3/06
• 代理公司: 上海申匯專(zhuān)利代理有限公司 31001
• 代理人: 俞宗耀;俞昉

本發(fā)明屬于工業(yè)控制領(lǐng)域集散控制系統(tǒng)領(lǐng)域，公開(kāi)了一種基于FPGA的SOE系統(tǒng)及其實(shí)現(xiàn)SOE的方法，其特征在于：FPGA位于CPU和PHY芯片之間，通過(guò)MII接口分別與CPU和PHY芯片連接；FPGA內(nèi)建IEEE1588數(shù)據(jù)包解析模塊，SOE事件監(jiān)測(cè)模塊和自由計(jì)時(shí)時(shí)鐘模塊。本發(fā)明以FPGA+CPU的架構(gòu)，極其靈活地實(shí)現(xiàn)了高精度的IEEE1588時(shí)間同步系統(tǒng)，在此基礎(chǔ)上簡(jiǎn)潔地實(shí)現(xiàn)了高分辨率的SOE系統(tǒng)。基于FPGA技術(shù)，以硬件代替軟件，提高了系統(tǒng)的可靠性，抗干擾性能和靈活性靈活性。系統(tǒng)可以根據(jù)實(shí)際選擇資源滿足需要的FPGA芯片，還可以根據(jù)實(shí)際應(yīng)用靈活地開(kāi)辟合適大小的片內(nèi)存儲(chǔ)器。

技術(shù)領(lǐng)域

本發(fā)明屬于工業(yè)控制領(lǐng)域集散控制系統(tǒng)領(lǐng)域，具體涉及一種應(yīng)用于輸入輸出信號(hào)的基于FPGA的SOE系統(tǒng)及其實(shí)現(xiàn)SOE的方法。

背景技術(shù)

隨著計(jì)算機(jī)、網(wǎng)絡(luò)技術(shù)的迅猛發(fā)展，工業(yè)控制系統(tǒng)的智能化程度越來(lái)越高，系統(tǒng)規(guī)模越來(lái)越大，處理的信息量越來(lái)越大，這就給系統(tǒng)事件分析、故障分析帶了挑戰(zhàn)，如何記錄系統(tǒng)事件成為了一個(gè)重要課題。作為應(yīng)對(duì)，控制系統(tǒng)提出了SOE要求。SOE全稱(chēng)是SequenceOf Event，一般翻譯為事件順序。SOE系統(tǒng)可以記錄系統(tǒng)中信號(hào)變化的時(shí)刻，記錄系統(tǒng)事件發(fā)生時(shí)間，可用于系統(tǒng)事件分析、故障分析等，如何提高SOE系統(tǒng)精確度及分辨率，成為SOE系統(tǒng)的重要研究方向。

提高SOE系統(tǒng)時(shí)間精度，需要系統(tǒng)時(shí)間能夠精確同步，因此首先需要解決系統(tǒng)同步問(wèn)題。隨著控制系統(tǒng)規(guī)模的擴(kuò)大，系統(tǒng)結(jié)構(gòu)復(fù)雜程度的增加，系統(tǒng)數(shù)據(jù)量的增長(zhǎng)，對(duì)時(shí)間同步系統(tǒng)的要求越來(lái)越高。采用GPS為時(shí)間源，基于IEEE1588 的網(wǎng)絡(luò)時(shí)間同步系統(tǒng)可以簡(jiǎn)化時(shí)間同步系統(tǒng)的結(jié)構(gòu)，降低投資建設(shè)成本，降低維護(hù)難度，減少日常維護(hù)的工作量，是工業(yè)控制領(lǐng)域時(shí)間同步的一個(gè)重要發(fā)展方向。要建立高精度的IEEE1588 的網(wǎng)絡(luò)時(shí)間同步系統(tǒng)必須要實(shí)現(xiàn)高精度的時(shí)間標(biāo)簽的捕獲，目前時(shí)間標(biāo)簽的捕獲方法存在使用不靈活，成本較高的問(wèn)題，迫切需要一種經(jīng)濟(jì)靈活、實(shí)用高效的時(shí)間標(biāo)簽捕獲方法。

對(duì)于一個(gè)處理龐大數(shù)據(jù)量的控制網(wǎng)絡(luò)，準(zhǔn)確、及時(shí)記錄大量事件非常困難。隨著技術(shù)的發(fā)展，對(duì)SOE系統(tǒng)分辨率的要求也越來(lái)越高。將FPGA引入SOE系統(tǒng)，簡(jiǎn)化了SOE設(shè)計(jì)，降低了設(shè)計(jì)難度，提高了性能。隨著研究的深入，用FPGA實(shí)現(xiàn)SOE系統(tǒng)必將成為一種趨勢(shì)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種基于FPGA的SOE系統(tǒng)及其實(shí)現(xiàn)SOE的方法，其可實(shí)現(xiàn)IEEE1588高精度時(shí)間同步系統(tǒng)，并在系統(tǒng)時(shí)鐘精確同步的基礎(chǔ)上實(shí)現(xiàn)高分辨率的SOE系統(tǒng)。

為解決上述技術(shù)問(wèn)題，采用的技術(shù)方案是：一種基于FPGA的SOE系統(tǒng)，包括CPU、PHY芯片和FPGA，其特征在于：FPGA位于CPU和PHY芯片之間，通過(guò)MII接口分別與CPU和PHY芯片連接；FPGA內(nèi)建IEEE1588數(shù)據(jù)包解析模塊，SOE事件監(jiān)測(cè)模塊和自由計(jì)時(shí)時(shí)鐘模塊。

利用上述SOE系統(tǒng)實(shí)現(xiàn)SOE的方法，其特征在于：

(1) 系統(tǒng)時(shí)間同步，包括以下步驟：

a. IEEE1588數(shù)據(jù)包解析模塊監(jiān)測(cè)CPU和PHY芯片之間的收發(fā)數(shù)據(jù)包，當(dāng)IEEE1588數(shù)據(jù)包解析模塊獲取數(shù)據(jù)包的同時(shí)，記錄下由自由計(jì)時(shí)時(shí)鐘模塊產(chǎn)生的當(dāng)前相對(duì)時(shí)間信息；

b. IEEE1588數(shù)據(jù)包解析模塊解析獲取的數(shù)據(jù)包，當(dāng)數(shù)據(jù)包被判定為IEEE1588對(duì)時(shí)數(shù)據(jù)包時(shí)，將該IEEE1588對(duì)時(shí)數(shù)據(jù)包信息和對(duì)應(yīng)的相對(duì)時(shí)間信息存入FPGA片內(nèi)存儲(chǔ)器；

CPU讀取FPGA中存儲(chǔ)的IEEE1588對(duì)時(shí)數(shù)據(jù)包信息及其對(duì)應(yīng)的相對(duì)時(shí)間信息，獲取收發(fā)數(shù)據(jù)包的絕對(duì)時(shí)間和相對(duì)時(shí)間，通過(guò)兩次對(duì)時(shí)數(shù)據(jù)包絕對(duì)時(shí)間相減求得一個(gè)網(wǎng)絡(luò)系統(tǒng)中時(shí)間偏差T，相對(duì)時(shí)間加上偏差時(shí)間T得到系統(tǒng)的基準(zhǔn)時(shí)間，從而保證整個(gè)網(wǎng)絡(luò)系統(tǒng)中設(shè)備時(shí)間的一致性；

(2) SOE記錄，包括以下步驟：