[發(fā)明專利]一種基于FPGA的SOE系統(tǒng)實現(xiàn)SOE的方法有效
| 申請?zhí)枺?/td> | 201310694213.4 | 申請日： | 2013-12-18 |
| 公開（公告）號： | CN103713544B | 公開（公告）日： | 2018-10-02 |
| 發(fā)明（設(shè)計）人： | 王楠;胡中澤;趙寶平;張曉印 | 申請（專利權(quán)）人： | 國核自儀系統(tǒng)工程有限公司 |
| 主分類號： | G05B19/042 | 分類號： | G05B19/042;H04J3/06 |
| 代理公司： | 上海申匯專利代理有限公司 31001 | 代理人： | 俞宗耀;俞昉 |
| 地址： | 200241 上海市閔*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 fpga soe 系統(tǒng) 及其 實現(xiàn) 方法 | ||
1.一種基于FPGA的SOE系統(tǒng)實現(xiàn)SOE的方法，所述基于FPGA的SOE系統(tǒng)包括CPU、PHY芯片和FPGA， FPGA位于CPU和PHY芯片之間，通過MII接口分別與CPU和PHY芯片連接；FPGA內(nèi)建IEEE1588數(shù)據(jù)包解析模塊，SOE事件監(jiān)測模塊和自由計時時鐘模塊，其特征在于：
(1) 系統(tǒng)時間同步，包括以下步驟：
a.IEEE1588數(shù)據(jù)包解析模塊監(jiān)測CPU和PHY芯片之間的收發(fā)數(shù)據(jù)包，當(dāng)IEEE1588數(shù)據(jù)包解析模塊獲取數(shù)據(jù)包的同時，記錄下由自由計時時鐘模塊產(chǎn)生的當(dāng)前相對時間信息；
b.IEEE1588數(shù)據(jù)包解析模塊解析獲取的數(shù)據(jù)包，當(dāng)數(shù)據(jù)包被判定為IEEE1588對時數(shù)據(jù)包時，將該IEEE1588對時數(shù)據(jù)包信息和對應(yīng)的相對時間信息存入FPGA片內(nèi)存儲器；
c.CPU讀取FPGA中存儲的IEEE1588對時數(shù)據(jù)包信息及其對應(yīng)的相對時間信息，獲取收發(fā)數(shù)據(jù)包的絕對時間和相對時間，通過兩次對時數(shù)據(jù)包絕對時間相減求得一個網(wǎng)絡(luò)系統(tǒng)中時間偏差T，相對時間加上偏差時間T得到系統(tǒng)的基準(zhǔn)時間，從而保證整個網(wǎng)絡(luò)系統(tǒng)中設(shè)備時間的一致性；
(2) SOE記錄，包括以下步驟：
a.SOE事件監(jiān)測模塊監(jiān)測發(fā)生的事件，監(jiān)測到事件時，即記錄下該事件發(fā)生時刻由自由計時時鐘模塊產(chǎn)生的當(dāng)前相對時間信息；
b.SOE事件監(jiān)測模塊判斷事件是否真實有效，當(dāng)確認事件真實有效時，把事件及其對應(yīng)的相對時間信息存入FPGA片內(nèi)存儲器；
c.CPU讀取FPGA中存儲的SOE記錄，SOE記錄中的時間是自由計時時鐘的時間值，CPU中自由計時時鐘的時間值減去SOE記錄中自由計時時鐘的時間值得到時間偏差T’，CPU絕對時間加上T’得到SOE事件的絕對時間，然后上報SOE事件。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于國核自儀系統(tǒng)工程有限公司，未經(jīng)國核自儀系統(tǒng)工程有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310694213.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
