[發明專利]一種基于FPGA的SOE系統實現SOE的方法有效
| 申請號： | 201310694213.4 | 申請日： | 2013-12-18 |
| 公開（公告）號： | CN103713544B | 公開（公告）日： | 2018-10-02 |
| 發明（設計）人： | 王楠;胡中澤;趙寶平;張曉印 | 申請（專利權）人： | 國核自儀系統工程有限公司 |
| 主分類號： | G05B19/042 | 分類號： | G05B19/042;H04J3/06 |
| 代理公司： | 上海申匯專利代理有限公司 31001 | 代理人： | 俞宗耀;俞昉 |
| 地址： | 200241 上海市閔*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 fpga soe 系統 及其 實現 方法 | ||
1.一種基于FPGA的SOE系統實現SOE的方法，所述基于FPGA的SOE系統包括CPU、PHY芯片和FPGA， FPGA位于CPU和PHY芯片之間，通過MII接口分別與CPU和PHY芯片連接；FPGA內建IEEE1588數據包解析模塊，SOE事件監測模塊和自由計時時鐘模塊，其特征在于：
(1) 系統時間同步，包括以下步驟：
a.IEEE1588數據包解析模塊監測CPU和PHY芯片之間的收發數據包，當IEEE1588數據包解析模塊獲取數據包的同時，記錄下由自由計時時鐘模塊產生的當前相對時間信息；
b.IEEE1588數據包解析模塊解析獲取的數據包，當數據包被判定為IEEE1588對時數據包時，將該IEEE1588對時數據包信息和對應的相對時間信息存入FPGA片內存儲器；
c.CPU讀取FPGA中存儲的IEEE1588對時數據包信息及其對應的相對時間信息，獲取收發數據包的絕對時間和相對時間，通過兩次對時數據包絕對時間相減求得一個網絡系統中時間偏差T，相對時間加上偏差時間T得到系統的基準時間，從而保證整個網絡系統中設備時間的一致性；
(2) SOE記錄，包括以下步驟：
a.SOE事件監測模塊監測發生的事件，監測到事件時，即記錄下該事件發生時刻由自由計時時鐘模塊產生的當前相對時間信息；
b.SOE事件監測模塊判斷事件是否真實有效，當確認事件真實有效時，把事件及其對應的相對時間信息存入FPGA片內存儲器；
c.CPU讀取FPGA中存儲的SOE記錄，SOE記錄中的時間是自由計時時鐘的時間值，CPU中自由計時時鐘的時間值減去SOE記錄中自由計時時鐘的時間值得到時間偏差T’，CPU絕對時間加上T’得到SOE事件的絕對時間，然后上報SOE事件。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于國核自儀系統工程有限公司，未經國核自儀系統工程有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310694213.4/1.html，轉載請聲明來源鉆瓜專利網。
