[發明專利]一種低觸發電壓和高維持電壓的硅控整流器及其電路

在審

• 申請號: 201310693635.X
• 申請日: 2013-12-17
• 公開（公告）號: CN104716132A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/822
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及靜電釋放保護領域，具體地，本發明涉及一種低觸發電壓和高維持電壓的硅控整流器及其電路，進一步本發明還涉及包含所述低觸發電壓和高維持電壓的硅控整流器及其電路的靜電放電保護器件。

背景技術

集成結構工藝的不斷發展，集成結構的特征尺寸逐漸減小，諸如短柵長、薄柵氧化層、淺結深、漏區輕摻雜以硅化物摻雜等先進工藝，在提高集成結構性能和集成度的同時卻造成內部結構在靜電泄放ESD沖擊來臨時更容易被損壞，ESD是指靜電放電(Electrostatic?Discharge，簡稱ESD)。

靜電在芯片的制造、封裝、測試和使用過程中無處不在，積累的靜電荷以幾安培或幾十安培的電流在納秒到微秒的時間里釋放，瞬間功率高達幾百千瓦，放電能量可達毫焦耳，對芯片的摧毀強度極大。所以芯片設計中靜電保護模塊的設計直接關系到芯片的功能穩定性，極為重要。據統計，每年半導體工業因為ESD造成的經濟損失以數十億美元計。因此，在每一個輸出入端口處設置ESD防護結構便成為預防ESD應力對柵氧化層造成損害的有效辦法之一。

ESD保護結構的設計目的就是要避免工作結構成為ESD的放電通路而遭到損害，保證在任意兩芯片引腳之間發生的ESD，都有適合的低阻旁路將ESD電流引入電源線。這個低阻旁路不但要能吸收ESD電流，還要能鉗位工作結構的電壓，防止工作結構由于電壓過載而受損。這條結構通路還需要有很好的工作穩定性，能在ESD發生時快速響應，而且還不能對芯片正常工作結構有影響。

為了在各個階段都能有效保護芯片，人們采用多種片上防靜電保護器件。常用的保護器件結構有二極管、雙極型三極管、柵接地NMOS管(GGNMOS)和可控硅整流器件(SCR)等。利用SCR對于防止ESD是一種理想的解決方案。橫向SCR對相對于其他保護結構來說具有更加優異的性能，特別是在高集成密度的先進器件中。

現有技術中基本的SCR如圖1a所示，其包括襯底101，位于所述襯底101中的N阱，以及位于N阱中的第一N+摻雜區、第一P+摻雜區，其中，所述第一N+摻雜區、第一P+摻雜區均連接于輸入焊盤，其中在所述N阱的一側所述半導體襯底101中還有第二N+摻雜區和第二P+摻雜區，其中第二N+摻雜區和第二P+摻雜區均接地。

其中圖1b為圖1a中所述SCR的負阻曲線（snapback?curve），通過曲線可以看出，所述SCR的激發點（Trigger?Point）的電壓為20v，其維持電壓為1v，因此具有較高的激發電壓和較低的維持電壓，因此很難應用于防靜電保護器件中。

為了解決所述問題，對所述SCR進行了改進，如圖1c所示，在所述第一P+摻雜區和所述第二N+摻雜區之間增加第三N+摻雜區，所述第三N+摻雜區部分位于所述半導體襯底上，部分位于所述N阱中，進一步在所述半導體襯底上形成有柵極結構，所述柵極結構位于所述第二N+摻雜區和所述第三N+摻雜區之間，所述柵極結構接地，通過所述設置降低了所述SCR的激發電壓，得到低激發電壓SCR（Low-voltage-triggered?SCR，LVTSCR）；但是其維持電壓為3v左右，仍然為低的維持電壓，當SCR應用于ESD保護時，小的維持電壓會帶來許多問題，特別是電源鉗位結構。這是因為當結構正常工作時，小的維持電壓會允許SCR保持觸發狀態之后的在低阻抗狀態，這種現象為ESD事件引起的閂鎖(ESD-inducedlatch?up)。因為維持電壓小于電源電壓，它需要增加維持電壓大于電源電壓來避免這種風險。

因此，雖然現有技術中SCR通過改進可以具有較低的低激發電壓，但是仍然具有較低的維持電壓，如何對所述SCR進行改進，能夠同時使SCR具有低激發電壓和較高的維持電壓，以便更好地應用在ESD領域中成為目前亟需解決的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了克服目前存在問題，提供了一種低觸發電壓和高維持電壓的硅控整流器，包括：

半導體襯底；

阱區，包括相鄰設置的第一N阱和第一P阱，位于所述半導體襯底中；

柵極結構，位于所述半導體襯底上；