[發明專利]一種低觸發電壓和高維持電壓的硅控整流器及其電路

在審

• 申請號: 201310693635.X
• 申請日: 2013-12-17
• 公開（公告）號: CN104716132A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/822
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種低觸發電壓和高維持電壓的硅控整流器，包括：

半導體襯底；

阱區，包括相鄰設置的第一N阱和第一P阱，位于所述半導體襯底中；

柵極結構，位于所述半導體襯底上；

摻雜區，包括第一N+摻雜區和第一P+摻雜區，間隔設置于所述第一N阱中；第二N+摻雜區和第三N+摻雜區，位于所述柵極結構的兩側，其中所述第二N+摻雜區位于所述第一N阱和第一P阱的交界處，所述第三N+摻雜區位于所述第一P阱中；第二P+摻雜區，位于所述第一P阱中，并與所述第三N+摻雜區相鄰設置；

其中，所述第一N+摻雜區和第一P+摻雜區與電流輸入端相連，所述柵極結構、所述第三N+摻雜區和所述第二P+摻雜區與接地端相連；

電阻器，位于所述第二P+摻雜區和所述接地端之間。

2.根據權利要求1所述的硅控整流器，其特征在于，所述硅控整流器還進一步包括第二N阱，所述第二N阱位于所述第一P阱中的所述第三N+摻雜區的下方。

3.根據權利要求2所述的硅控整流器，其特征在于，所述硅控整流器還進一步包括深N阱，所述深N阱位于所述第二N阱的下方。

4.根據權利要求1所述的硅控整流器，其特征在于，所述柵極結構包括柵極介電層和柵極材料層，位于部分所述第一P阱和部分所述第二N阱上方。

5.根據權利要求2所述的硅控整流器，其特征在于，所述第二N阱的摻雜劑量比所述第三N+摻雜區的摻雜劑量小。

6.根據權利要求1所述的硅控整流器，其特征在于，所述電流輸入端為焊盤輸入端。

7.根據權利要求1所述的硅控整流器，其特征在于，所述第一N+摻雜區和第一P+摻雜區之間設置有隔離結構，所述第一P+摻雜區和所述第二N+摻雜區之間設置有隔離結構，所述第三N+摻雜區和所述第二P+摻雜區之間設置有隔離結構。

8.一種低觸發電壓和高維持電壓的硅控整流器電路，包括：

第三電阻，用于提升所述硅控整流器的維持電壓；

第一晶體管，所述第一晶體管的射極電連接至第一輸入端，基極通過第二電阻電連接至所述第一輸入端，集極通過第一電阻和所述第三電阻連接至第二輸入端；

第二晶體管，所述第二晶體管的射極電連接至所述第二輸入端，基極電連接至所述第一晶體管的集極，集極電連接至所述第一晶體管的基極；

第三晶體管，所述第三晶體管的柵極和源極電連接至接地端，漏極電連接至所述第一輸入端。

9.根據權利要求8所述的硅控整流器電路，其特征在于，所述第一輸入端為焊盤輸入端，所述第二輸入端為接地端。

10.根據權利要求8所述的硅控整流器電路，其特征在于，所述第一晶體管為PNP晶體管，所述第二晶體管為NPN晶體管，所述第三晶體管為NMOS晶體管。

11.一種靜電放電保護器件，其特征在于，所述器件包含權利要求1至7之一所述的硅控整流器，或者所述器件包含權利要求8至10之一所述的硅控整流器電路。