[發(fā)明專利]多業(yè)務(wù)信令采集板卡數(shù)據(jù)包排序方法和裝置

有效

• 申請?zhí)枺?/td>: 201310693533.8
• 申請日: 2013-12-17
• 公開（公告）號: CN103684692B
• 公開（公告）日: 2017-07-28
• 發(fā)明（設(shè)計）人: 金旭雁
• 申請（專利權(quán)）人: 北京中創(chuàng)信測科技股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京慶峰財智知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11417
• 代理人: 劉元霞

技術(shù)領(lǐng)域

本發(fā)明涉及信令傳輸領(lǐng)域，特別涉及信令采集領(lǐng)域多業(yè)務(wù)板卡（2種業(yè)務(wù)以上）采集機采集的數(shù)據(jù)包送往上層處理系統(tǒng)時，正確的時序處理。

背景技術(shù)

在數(shù)據(jù)采集領(lǐng)域，隨著應(yīng)用業(yè)務(wù)的多樣化，網(wǎng)元之間會采用不同的信令協(xié)議，有HDLC協(xié)議的，有ATM協(xié)議的，有IMA協(xié)議的，有TCP/IP協(xié)議的。而且數(shù)據(jù)流量不同網(wǎng)元間也不盡相同，有采用PCM 2M傳輸?shù)模泄饫wSTM-1/4 155M/622M傳輸?shù)模灿星д兹f兆以太網(wǎng)傳輸?shù)摹ａ槍@種多樣化的鏈路，不同的公司用不同的板卡來采集對應(yīng)的鏈路信令。而因數(shù)據(jù)流量的增大，關(guān)聯(lián)的數(shù)據(jù)業(yè)務(wù)往往被分擔到多條鏈路中傳輸，這樣就需要多塊采集板卡來進行關(guān)聯(lián)采集，并有序送出數(shù)據(jù)包，上層分析系統(tǒng)才能正確無誤的合成有意義的數(shù)據(jù)記錄。

目前大部分采集機，一般只有3個插槽，也就是說最多可以插3塊板卡。但隨著業(yè)務(wù)種類的增加，流量的增大，需要采集的鏈路越來越多。只可插三塊板卡的采集機越來越不適應(yīng)市場的要求，需要大量的采集機才能滿足鏈路采集的要求，這樣就要求客戶購買大量的采集機，不但采購成本高，用電量也會提高，關(guān)鍵在于放置采集機的機房占地也越來越大，引起客戶的抱怨，同時也降低了公司產(chǎn)品的競爭力。

為了提高集成度，公司推出了高密度（12槽位）采集機SuperCap－E，可以插現(xiàn)有12塊不同類型的板卡，大大提高了集成度。每類板卡處理的業(yè)務(wù)不同，CPOS622板卡處理的是STM-1/STM-4接口的HDLC協(xié)議，ThumbE1和SuperE1處理的E1接口的HDLC協(xié)議。APT3G板卡是處理ATM協(xié)議的，CPOS-IMA和CPOS-IMA+板卡是處理IMA協(xié)議的，F(xiàn)E板卡是處理TCP/IP協(xié)議的。每塊板卡采集數(shù)據(jù)包實現(xiàn)的機制不同，特別是在打時間戳的方法上，都是每類板卡一種方法，而且同類板卡間需要通過物理線環(huán)回連接來實現(xiàn)主從同步，規(guī)避時間戳的倒序亂序問題。現(xiàn)在多種類別的卡插在一個采集機中，各自成一套的板卡主從同步方法已經(jīng)不能適應(yīng)時間戳的不倒序亂序的要求，經(jīng)常造成上層系統(tǒng)無法合成有效的數(shù)據(jù)記錄。而且板卡間由物理線環(huán)回連接來實現(xiàn)的主從同步，會由于連線接觸不良、連接錯誤等原因增加故障點。

目前有單一類型板卡解決時間戳倒序亂序的方案是由硬件FPGA模塊負責給從鏈路上收到的數(shù)據(jù)包打時間戳，如有多塊板卡，選擇其中一塊設(shè)置成主卡，其他都設(shè)置成從卡，板卡間通過物理連接從主卡上引線環(huán)回。主卡一定周期與電腦主機同步，其他從卡統(tǒng)一同步主卡的晶振，確保各塊卡間步調(diào)一致。該方案能很好的解決板卡上FPGA打時間戳?xí)r不會發(fā)生倒序亂序。但是從板卡FPGA的緩沖區(qū)送到主機緩沖區(qū)的時候，就有可能引入倒序亂序。因為FPGA緩沖區(qū)中的數(shù)據(jù)包在兩種情況下給驅(qū)動發(fā)中斷送數(shù)據(jù)。一種是在FPGA的緩沖區(qū)滿的時候，緩沖區(qū)中的數(shù)據(jù)會馬上送給驅(qū)動；另一種情況是由于鏈路上數(shù)據(jù)較少，一時無法將緩沖區(qū)填滿，就有一個定時器來計時，定時器時間到，即便是FPGA緩沖區(qū)里的數(shù)據(jù)還沒填滿，也會將數(shù)據(jù)包送給驅(qū)動。這樣兩塊卡即使同一時刻收到一個包，打的時間戳相同，也會由于數(shù)據(jù)量大的卡FPGA上的緩沖區(qū)先滿而先將該包送走，而數(shù)據(jù)量小的數(shù)據(jù)包會滯后一段時間送走。而驅(qū)動收到包時，是有一個包向上層分析系統(tǒng)送一個包，這樣兩個包由于送給上層有一定的時間差，倒序亂序就這樣引入了。

再者，現(xiàn)在高密度采集機中插入多塊不同業(yè)務(wù)種類的板卡，不同種類的板卡FPGA同步機制不一致，不同種類的板卡無法主從同步，就不能保證所有板卡打時間戳的一致性。加上驅(qū)動收到包后，不判斷各塊板卡數(shù)據(jù)包時間戳的大小直接往上送，就會再一次增加數(shù)據(jù)包倒序亂序的可能性，上層就會出現(xiàn)無法合成有意義的數(shù)據(jù)記錄的情況。

本發(fā)明就是為了解決在高集成采集機中以上兩個可能引入的數(shù)據(jù)包時間戳倒序亂序的問題。

發(fā)明內(nèi)容

本發(fā)明主要解決信令采集領(lǐng)域多業(yè)務(wù)板卡（2種業(yè)務(wù)以上）采集機采集的數(shù)據(jù)包送往上層處理系統(tǒng)時，容易造成時間戳倒序、亂序的問題。本發(fā)明方案可以解決數(shù)據(jù)包打時間戳同步需要主從板卡物理環(huán)回而引入的故障隱患，而且不同類板卡間同步機制不一致，無法保證所有不同種類的業(yè)務(wù)板卡送給上層分析系統(tǒng)的數(shù)據(jù)包是有序的問題。