[發明專利]多業務信令采集板卡數據包排序方法和裝置

有效

• 申請號: 201310693533.8
• 申請日: 2013-12-17
• 公開（公告）號: CN103684692B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 金旭雁
• 申請（專利權）人: 北京中創信測科技股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京慶峰財智知識產權代理事務所(普通合伙)11417
• 代理人: 劉元霞

1.一種多業務信令采集板卡數據包排序裝置，用于正確處理多業務板卡采集機采集的數據包送往上層處理系統的順序，其特征在于：

多業務信令采集板卡數據包排序裝置由板卡target模塊和電腦主機host模塊組成，板卡target模塊和電腦主機host模塊配合操作；

板卡target模塊由多個板卡鏈路組成，每個板卡鏈路包括FPGA模塊和用于存包的緩沖buffer模塊；

電腦主機host模塊由多個buffer模塊組成，每個buffer模塊分別與一個板卡鏈路相對應，電腦主機host模塊包含有：數據包緩沖區buffer模塊，和數據排序模塊；數據排序模塊分為數據取包GetPackage模塊，比較時間戳TimeCompare模塊，發包SendPackage模塊，檢查是否超時CheckTimeOut模塊，其中，GetPackage模塊，用于從每塊板卡target模塊的buffer模塊中取一個包，記為P₁，P₂，……,P_N；TimeCompare模塊用于比較取到的數據包時間戳TN的大小，得出時間戳最小的數據包，用數學公式表示：T_min＝Min(T₁，T₂，……，T_N)；SendPackage模塊，用于將時間戳T_min最小對應的數據包P_min送給上層系統合成數據記錄。

2.如權利要求1所述的多業務信令采集板卡數據包排序裝置，其特征在于：

板卡target模塊上的buffer模塊用于緩存接收經過FPGA打過時間戳的數據。

3.如權利要求1所述的多業務信令采集板卡數據包排序裝置，其特征在于：

板卡target模塊上的FPGA模塊用于實現三個功能：一是一定周期與主機同步，獲取準確時間；二是負責給收到的數據包打時間戳； 三是發送定時包TimePacket。

4.如權利要求1所述的多業務信令采集板卡數據包排序裝置，其特征在于：

數據包緩沖區buffer模塊，用于緩存接收到的數據包，緩存的大小可以根據實際需要進行設置。

5.如權利要求1所述的多業務信令采集板卡數據包排序裝置，其特征在于：

CheckTimeOut模塊，用于檢查板卡是否有包，在15ms的定時內，不但沒有有效的數據包，而且也沒有定時包，就判定該板卡故障不再參與取包排序，直至該板卡發出數據包。

6.一種多業務信令采集板卡數據包排序方法，用于正確處理多業務板卡采集機采集的數據包送往上層處理系統的時序，其特征在于，包括如下步驟：

(1)主機逐個槽位判斷有沒有插采集板卡，插的哪種類型的板卡；

(2)板卡不分主從，都設置成主卡，FPGA以一定周期與主機同步；

(3)FPGA接收到鏈路上的數據包，給數據包打時間戳，送給板卡target模塊上的buffer模塊；

(4)FPGA以一定周期發送定時包，設置為10ms，送給板卡target模塊上的buffer模塊；

(5)板卡target模塊上的緩沖區里的數據在buffer模塊滿或者定時器時間到時，將buffer模塊中的數據通過中斷送給電腦主機host模塊上的buffer模塊；

(6)GetPackage模塊輪詢查看每塊板卡target模塊緩沖區中的 數據包，提取每個緩沖隊列中的第一個數據包P_N；

(7)TimeCompare模塊記錄每個數據包P_N的時間戳，記為T_N，第一塊板卡數據包的時間戳記為T₁，第二塊板卡數據包的時間戳記為T₂，以此類推，比較時間戳T_N的大小，用數學公式表示：T_min＝Min(T₁，T₂，……，T_N)，記錄T_mxn對應的數據P_min；

(8)SendPackage模塊將時間戳最小的數據包P_min送走，在該緩沖隊列中再取一個數據包，與其他隊列的數據包繼續比較哪個時間戳最小。

7.如權利要求6所述的多業務信令采集板卡數據包排序方法，其特征在于：

第(4)步中，FPGA以10ms為周期發送定時包，送給板卡target模塊上的buffer模塊。