[發明專利]集成電路及其形成方法

有效

• 申請號: 201310693105.5
• 申請日: 2013-12-17
• 公開（公告）號: CN103872048B
• 公開（公告）日: 2018-05-22
• 發明（設計）人: 馬哈林加姆·南達庫馬爾;德博拉·J·賴利;阿米塔比·賈殷
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/77
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

1.一種形成集成電路的方法，其包括以下步驟：

提供包括半導體的襯底；

在所述襯底的頂部表面處形成場氧化物；

在所述襯底上方形成多晶硅層；

移除所述多晶硅層在用于多晶硅電阻器的區域中的一部分，使得所述多晶硅層在用于所述多晶硅電阻器的所述區域中的厚度為所述多晶硅層在用于MOS晶體管的區域中的厚度的40％到90％；

在所述多晶硅層上方形成柵極蝕刻硬掩模層；

執行包含第一步驟及第二步驟的柵極蝕刻工藝，其中：

所述第一步驟從所述柵極蝕刻硬掩模層移除硬掩模材料以在用于所述MOS晶體管的所述區域中形成MOS硬掩模分段且在所述多晶硅層上方于用于所述多晶硅電阻器的所述區域中形成電阻器硬掩模分段；及

所述第二步驟在所述MOS硬掩模分段外側從所述多晶硅層移除多晶硅以形成MOS犧牲柵極且在所述電阻器硬掩模分段外側從所述多晶硅層移除多晶硅以形成電阻器主體，使得在完成所述柵極蝕刻工藝之后硬掩模材料仍保留在所述電阻器硬掩模分段中；

從所述MOS犧牲柵極移除所述MOS硬掩模分段同時使所述電阻器硬掩模分段的至少一部分留在所述電阻器主體上方；及

用替換柵極替換所述MOS犧牲柵極使得所述電阻器主體不被替換，其中所述移除所述多晶硅層在用于所述多晶硅電阻器的所述區域中的一部分的步驟進一步包括以下步驟：

在所述多晶硅層上方形成用于電阻器硬掩模的電介質材料層；

在用于所述電阻器硬掩模的所述電介質材料層上方形成電阻器植入掩模，所述電阻器植入掩模暴露用于所述多晶硅電阻器的所述區域且覆蓋用于所述MOS晶體管的所述區域；

在由所述電阻器植入掩模暴露的用于所述多晶硅電阻器的所述區域中移除用于所述電阻器硬掩模的所述電介質材料；

在用于所述多晶硅電阻器的所述區域中將摻雜劑植入到所述多晶硅層中；

對所述多晶硅層進行退火以便擴散并活化所述摻雜劑；

執行非晶體化植入工藝，所述非晶體化植入工藝在所述電阻器區中將非晶體化原子植入到所述多晶硅層中以在所述多晶硅層的頂部表面處形成至少部分非晶層，使得通過所述電阻器硬掩模從用于所述MOS晶體管的所述區域阻擋所述非晶體化原子；及

執行損壞移除蝕刻，所述損壞移除蝕刻移除所述至少部分非晶層且留下電阻器摻雜區。

2.根據權利要求1所述的方法，其中所述摻雜劑為硼且是以1×1015cm-2到1×1016cm-2的劑量植入的。

3.根據權利要求1所述的方法，其中用氫氧化銨的水溶液來執行所述損壞移除蝕刻。

4.根據權利要求1所述的方法，其中用氫氧化四甲基銨的水溶液來執行所述損壞移除蝕刻。

5.根據權利要求1所述的方法，其中所述非晶體化原子選自由鎵、銦、砷、銻、硅、鍺、氬及氙組成的群組。

6.根據權利要求1所述的方法，其中以至少5×1013cm-2的劑量植入所述非晶體化原子。

7.根據權利要求1所述的方法，其中所述電阻器硬掩模為20納米到60納米厚的氧化硅。

8.根據權利要求1所述的方法，其中所述電阻器主體的厚度為10納米到100納米。

9.根據權利要求1所述的方法，其中所述從所述MOS犧牲柵極移除所述MOS硬掩模分段的步驟進一步包括以下步驟：

形成層間電介質ILD層以便覆蓋所述MOS硬掩模分段及所述電阻器硬掩模分段；及

移除所述ILD層的頂部部分且移除所述MOS硬掩模分段以便暴露所述MOS犧牲柵極的頂部表面，使得所述電阻器硬掩模分段的至少一部分留在原位，使得所述電阻器主體不被暴露。

10.根據權利要求1所述的方法，其中所述替換所述MOS犧牲柵極的步驟進一步包括以下步驟：

移除在所述MOS犧牲柵極下方的柵極電介質層；

形成高k柵極電介質層；及

形成金屬替換柵極。