[發(fā)明專利]半導(dǎo)體封裝件的制法

在審

• 申請(qǐng)?zhí)枺?/td>: 201310693017.5
• 申請(qǐng)日: 2013-12-17
• 公開（公告）號(hào): CN104701196A
• 公開（公告）日: 2015-06-10
• 發(fā)明（設(shè)計(jì)）人: 黃惠暖;詹慕萱;林畯棠
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L21/60
• 分類號(hào): H01L21/60;H01L21/58
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體封裝件的制法，尤指一種具中介板的半導(dǎo)體封裝件的制法。

背景技術(shù)

現(xiàn)行的覆晶技術(shù)因具有縮小芯片封裝面積及縮短訊號(hào)傳輸路徑等優(yōu)點(diǎn)，目前已經(jīng)廣泛應(yīng)用于芯片封裝領(lǐng)域，例如：芯片尺寸構(gòu)裝（Chip?Scale?Package，CSP）、芯片直接貼附封裝（Direct?Chip?Attached，DCA）以及多芯片模塊封裝（Multi-Chip?Module，MCM）等型態(tài)的封裝模塊，其均可利用覆晶技術(shù)而達(dá)到封裝的目的。

于覆晶封裝制程中，因芯片與封裝基板的熱膨脹系數(shù)的差異甚大，故芯片外圍的凸塊無法與封裝基板上對(duì)應(yīng)的接點(diǎn)形成良好的接合，使得凸塊容易自封裝基板上剝離。另一方面，隨著集成電路的積集度的增加，因芯片與封裝基板之間的熱膨脹系數(shù)不匹配(mismatch)，其所產(chǎn)生的熱應(yīng)力(thermal?stress)與翹曲(warpage)的現(xiàn)象也日漸嚴(yán)重，其結(jié)果將導(dǎo)致芯片與封裝基板之間的電性連接的可靠度(reliability)下降，并造成信賴性測(cè)試的失敗。

為了解決上述問題，遂發(fā)展出以半導(dǎo)體基材作為中介結(jié)構(gòu)的制程，其通過于一封裝基板與一半導(dǎo)體芯片之間增設(shè)一硅中介板（silicon?interposer），因?yàn)樵摴柚薪榘迮c該半導(dǎo)體芯片的材質(zhì)接近，故可有效避免熱膨脹系數(shù)不匹配所產(chǎn)生的問題。

請(qǐng)參閱圖1，其為現(xiàn)有具硅中介板的堆棧封裝結(jié)構(gòu)的剖視圖。如圖所示，現(xiàn)有的封裝結(jié)構(gòu)除了能避免前述問題外，相較于直接將半導(dǎo)體芯片接置于封裝基板的情況，現(xiàn)有的封裝結(jié)構(gòu)也可使封裝結(jié)構(gòu)的版面面積更加縮小。

舉例來說，一般封裝基板最小的線寬/線距只可做到12/12微米，而當(dāng)半導(dǎo)體芯片的輸入輸出（I/O）數(shù)增加時(shí)，由于線寬/線距已無法再縮小，故須加大封裝基板的面積以提高布線數(shù)量，以便于接置高輸入輸出（I/O）數(shù)的半導(dǎo)體芯片；相對(duì)地，由于圖1的封裝結(jié)構(gòu)通過將半導(dǎo)體芯片11接置于一具有硅貫孔（through?silicon?via，TSV）的硅中介板12上，以該硅中介板12做為一轉(zhuǎn)接板，進(jìn)而將半導(dǎo)體芯片11電性連接至封裝基板13上，而硅中介板12可利用半導(dǎo)體制程做出3/3微米或以下的線寬/線距，故當(dāng)半導(dǎo)體芯片11的輸入輸出（I/O）數(shù)增加時(shí)，該硅中介板12的面積已足夠連接高輸入輸出（I/O）數(shù)的半導(dǎo)體芯片11。此外，因?yàn)樵摴柚薪榘?2具有細(xì)線寬/線距的特性，其電性傳輸距離較短，所以連接于該硅中介板12的半導(dǎo)體芯片11的電性傳輸速度(效率)也較將半導(dǎo)體芯片直接接置封裝基板的速度(效率)來得快。

然而，現(xiàn)有的封裝結(jié)構(gòu)容易因硅中介板翹曲而造成焊料橋接（solder?bridge）（如圖1所示）或不沾焊料（non-wetting）（未圖標(biāo)）的現(xiàn)象發(fā)生，焊料橋接的現(xiàn)象會(huì)造成產(chǎn)品短路，不沾焊料的現(xiàn)象會(huì)造成產(chǎn)品斷路或是電性品質(zhì)不佳的問題，進(jìn)而造成產(chǎn)品可靠度不佳。

因此，如何避免上述現(xiàn)有技術(shù)中的種種問題，實(shí)為目前業(yè)界所急需解決的課題。

發(fā)明內(nèi)容

有鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明的目的為提供一種半導(dǎo)體封裝件的制法，能增進(jìn)接合品質(zhì)。

本發(fā)明的半導(dǎo)體封裝件的制法包括：提供一承載件，其上設(shè)置有至少一具有相對(duì)的第一表面與第二表面的半導(dǎo)體芯片，且該半導(dǎo)體芯片以其第一表面接置于該承載件上，且該第二表面上接置有多個(gè)第一導(dǎo)電組件；將一具有相對(duì)的第三表面與第四表面的中介板以其第三表面接置于該等第一導(dǎo)電組件上，該中介板具有多個(gè)嵌埋其中且電性連接該第三表面的導(dǎo)電柱；于該承載件上形成包覆該半導(dǎo)體芯片與中介板的封裝層，令該封裝層具有面向該承載件的底面與其相對(duì)的頂面；從該中介板的第四表面移除部分厚度的該中介板與封裝層，以外露該導(dǎo)電柱的一端于該第四表面；以及移除該承載件。

于前述的制法中，于移除部分厚度的該中介板與封裝層之后，還包括于該中介板的第四表面與該封裝層的頂面上形成電性連接該導(dǎo)電柱的線路重布層，并還包括于該線路重布層上形成多個(gè)第二導(dǎo)電組件。

依上所述的半導(dǎo)體封裝件的制法，于移除部分厚度的該中介板與封裝層之后，還包括進(jìn)行切單步驟，又該封裝層為封裝膠體或干膜，且移除部分厚度的該中介板與封裝層的方式以研磨為之。

于本發(fā)明的制法中，該第一導(dǎo)電組件與第二導(dǎo)電組件為焊球，且該承載件為膠帶。

所述的制法中，該第三表面還包括連接該導(dǎo)電柱的線路層，且該半導(dǎo)體芯片為已知良品晶粒。