[發明專利]半導體裝置

有效

• 申請號: 201310692549.7
• 申請日: 2013-12-17
• 公開（公告）號: CN103943680B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 島藤貴行
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L23/31;H01L29/06
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 金光軍;戴嵩瑋

本發明的目的在于提供一種可靠性高的半導體裝置。本發明的半導體裝置包括元件活性部（X）和元件周邊部（Y），在元件活性部（X）和元件周邊部（Y）的上表面形成有層間絕緣膜，在元件活性部（X）側的層間絕緣膜的上表面形成有與p型基極區域和n型源極區域連接的源電極和用于包圍源電極的環狀柵極金屬布線，并且柵極金屬布線和柵電極連接。在半導體基板的第1主表面側的上表面形成具有開口部的有機保護膜，開口部包括部分露出柵極金屬布線的柵電極極板部分和部分露出源電極的源電極極板部分。在柵極金屬布線和有機保護膜之間形成無機保護膜以覆蓋柵極金屬布線。

技術領域

本發明涉及具有元件活性部和元件周邊部的半導體裝置的保護膜。

背景技術

如圖14所示的現有技術，在半導體基板100的上表面形成的由金屬材料制成的柵極金屬布線31，溝道停止電極32，源電極33，場板電極12上形成有作為無機保護膜10的諸如氧化硅膜或氮化硅膜的無機絕緣膜。并且，在無機絕緣膜的上表面形成有作為有機保護膜的諸如聚苯并惡唑膜或聚酰亞胺膜的有機絕緣膜。

為了在追求半導體裝置穩定特性的同時提高耐壓，形成第1絕緣層以跨過發射極電極和柵電極，在第1絕緣層的上表面和側面上形成有第二絕緣層。柵電極被第一絕緣層部分覆蓋（例如，參照專利文獻1）。

而且，為了減小外部電荷的影響，使用氮化硅膜或聚酰亞胺膜等保護膜覆蓋半導體元件的終端區域的保護環電極和源電極（例如，參照專利文獻2）。

進一步地，為了減小外部電荷的影響并提高元件周邊部的耐壓，使用分離氧化膜或層間絕緣膜覆蓋半導體元件的終端區域的場板電極（例如，參照專利文獻3）。

在導電層上通過將由無機材料和有機材料制成的介電層層疊多層作為鈍化層，縮短了用于鈍化層開口的干法蝕刻工藝的時間，并且緩和了氮化硅層上施加的機械應力（例如，參照專利文獻4）。

而且，在氮化硅膜上形成聚酰亞胺膜作為鈍化膜，為了防止鈍化膜開口部暴露的金屬布線部的腐蝕，并提高聚酰亞胺和塑模樹脂的粘結性，對聚酰亞胺膜表面進行灰化（例如，參照專利文獻5）。

現有技術文獻

專利文獻

專利文獻1：日本特開2010-161240號公報

專利文獻2：日本特開2008-227236號公報

專利文獻3：日本特開2011-204710號公報

專利文獻4：日本特開2001-230505號公報

專利文獻5：日本特開平8-293492號公報

圖14中示出的現有技術的保護膜具有兩層結構，即在半導體基板100的表面上形成無機保護膜，并在無機保護膜上還形成有機保護膜，且在半導體裝置的元件周邊部Y的表面形成保護膜，以保護其免受雜質、或塑模樹脂中的填充物導致的填充物沖擊的損害，并且防止塑模樹脂中的離子和來自外部的水分侵入。該保護膜具有保持元件周邊部Y的電場分布，并且防止耐壓劣化的作用。

然而，在組裝工藝中由于施加在半導體裝置上的應力會導致在元件周邊部Y的無機保護膜上發生裂紋的情況。

在元件周邊部Y的無機保護膜上發生裂紋的情況下，在諸如THB（溫度、濕度、偏壓測試）的高溫、高濕氛圍的可靠性試驗中，電場局部地集中在裂紋發生位置處，引起漏極電極和源電極之間局部耐壓降低，導致發生不良漏電。

而且，當沒有形成導致裂紋發生的無機保護膜，僅形成有機保護膜時，雖然能夠防止發生裂紋，但是在諸如THB試驗的高溫、高濕氛圍的可靠性試驗中，因為水分或塑模樹脂中的離子侵入到保護膜和金屬布線的界面以及保護膜和金屬電極的界面中，所以在柵電極和源電極之間發生不良漏電。而且，在源電極上施加接地電壓并在漏極電極上施加負的電壓的情況下，在柵電極和漏極電極之間發生不良漏電。