[發(fā)明專利]干式積層陶瓷電容器的外部電極制造方法

有效

• 申請?zhí)枺?/td>: 201310690862.7
• 申請日: 2013-12-13
• 公開（公告）號: CN103680951A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設計）人: 高在洪
• 申請（專利權(quán)）人: 大連天壹電子有限公司
• 主分類號: H01G4/232
• 分類號: H01G4/232;H01G4/30
• 代理公司: 大連智高專利事務所(特殊普通合伙) 21235
• 代理人: 胡景波

技術(shù)領(lǐng)域

本發(fā)明涉及一種電極制造方法，尤其涉及一種干式積層陶瓷電容器的外部電極制造方法。

背景技術(shù)

MLCC—即片式多層陶瓷電容器(Multi-layer?ceramic?capacitors)作為多層電鍍金屬膜來制造的電容器，是臨時蓄電的配件。主要用在TV,VCR,PC，汽車電子，移動通信，數(shù)碼AV機，電腦等電器中，起到直流(DC-blocking)、分流(By-passing)以及交流等作用。

制造MLCC的方式是內(nèi)部電極層和電介層重疊積層使多個電容器并列連接構(gòu)成。其中形成電極層與電介層的方法分為兩種。第一，原材料使用液狀原料，利用印有電極圖形陶瓷材質(zhì)的電介體薄片的濕式方法。第二，利用高真空的濺射方法，化學氣象蒸鍍方法和使用光掩膜（Photo?mask）的照片蝕刻方法等利用半導體工藝方式的干式方法。

其中干式方法使用精密的高真空濺射和化學氣象蒸鍍技術(shù)，與使用液狀原料的濕式方法相比在技術(shù)局限上可實現(xiàn)電極層和電介層的薄膜化和精密化，圖形的細微化的優(yōu)點。但這種干式方法因電極膜非常薄，傳統(tǒng)的芯片切割時電極層切割是沿電極單元的邊緣切割，這種切割方式的操作精度要求很高，稍有不慎電極單元的邊緣就會被切破碎，浪費大量的材料，且傳統(tǒng)的芯片側(cè)面的電極單元與外部電極的接觸面積少，易導致接觸不良，繼而影響電容器質(zhì)量。

發(fā)明內(nèi)容

本發(fā)明為了解決干式方法中芯片常會與外部電極產(chǎn)生接觸不良的現(xiàn)象，提供了一種干式積層陶瓷電容器的外部電極制造方法。

本發(fā)明的技術(shù)方案如下：

為了解決所述的技術(shù)問題，發(fā)明人大致提出了三種思路：第一，將切割前的電極層上的電極單元的長度設計成切割后兩兩連接起來的長度或更長一點，切割時，盡可能從電極單元的中間切割，以防止在切割芯片時電極層破碎、脫落；為此，發(fā)明人要預先設計好電極層圖形；第二，切割后進行芯片側(cè)面的蝕刻、形成外部電極后，盡量使電極層相對于其他層在側(cè)面更凸出一些，這樣一來，即使切割時稍有切割邊破碎的現(xiàn)象，也不影響電極層和外部電極的接觸，故而降低成品不良率。第三，最相鄰的兩個電極層的位置排布不相同，使直線切割時只能切割到其中一層上的電極單元，相隔的兩個電極層上的電極單元的排布位置相同。

干式積層陶瓷電容器的外部電極制造方法，具體包括以下步驟：

S1：晶片準備階段；

S2：指定在晶片上的電極層和電介層的積層層數(shù)階段；

S3：在晶片上形成初始絕緣層的階段；

S4：在初始絕緣層上形成電極層的階段；

S5：在電極層上形成電介層的階段；

S6：電極層和電介層反復實施積層的階段；

S7：積層后，電極層和電介層熱處理的階段；

S8：熱處理后形成保護層的階段；

S9：形成保護層后，晶片背面研磨階段；

S10：晶片背面研磨后以芯片形態(tài)切割階段；

S11：切割后的芯片側(cè)面進行蝕刻的階段；

S12：芯片側(cè)面蝕刻后形成外部電極階段。

進一步的，按上述方法制得的成品至少包括兩個以上的電極層，兩個最相近的電極層分別稱為上部電極層和下部電極層，在每兩個電極層之間是電介層，最上一層電極層之上設保護層，最下一層電極層之下由上至下依次為初始絕緣層和晶片，前述的晶片、初始絕緣層、下部電極層、電介層、上部電極層疊成的層狀結(jié)構(gòu)的兩個相對的、經(jīng)S10、S11步驟切割、蝕刻后的側(cè)邊均分別嵌入到兩側(cè)的外部電極內(nèi)；

與現(xiàn)有技術(shù)不同的是：所述的上部電極層和晶片較初始絕緣層、下部電極層以及電介層嵌入外部電極的部分更長；所述的下部電極層和晶片較初始絕緣層、上部電極層以及電介層嵌入另一側(cè)的外部電極的部分更長。

為達到此結(jié)構(gòu)，發(fā)明人要預先設計好電極層圖形（即設計好電極層切割前其上電極單元的布局），要點如下：

（1）將切割前的電極層上的電極單元的長度設計成切割后兩兩連接起來的長度或更長一點，切割時，盡可能從電極單元的中間切割，以防止在切割芯片時電極層破碎、脫落；

（2）是按照沿同一直線切割時只能切到上部電極層上的電極單元Ⅰ或者只能切到下部電極層上的電極單元Ⅱ的要求排布。

故進一步的，所述的電極層切割前其上電極單元的布局，是按照沿同一直線切割時只能切到上部電極層上的電極單元Ⅰ而完全切不到下部電極層上的電極單元Ⅱ；或者只能切到下部電極層上的電極單元Ⅱ而完全切不到上部電極層上的電極單元Ⅰ的要求排布。