[發(fā)明專利]減輕對長信號線的外部影響

無效

• 申請?zhí)枺?/td>: 201310690567.1
• 申請日: 2013-12-16
• 公開（公告）號: CN103871451A
• 公開（公告）日: 2014-06-18
• 發(fā)明（設(shè)計）人: 揚戈;林宏國;張曦;余佳妮;龔海燕
• 申請（專利權(quán)）人: 輝達公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/18
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;謝栒

相關(guān)申請

本申請與標題為“Area?Efficient?High?Performance?Memory?Cell”的美國專利7,649,762相關(guān)，其被轉(zhuǎn)讓給本發(fā)明的受讓人并且具有共同的發(fā)明人，并且其整體在此通用引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明的實施例涉及集成電路設(shè)計與制造的領(lǐng)域。更具體地，本發(fā)明的實施例涉及用于減輕對長信號線的外部影響的系統(tǒng)和方法。

背景技術(shù)

各種集成電路大體上包括耦連類似電路的平行長線。例如，許多存儲器陣列包括平行地耦連物理相互靠近的多個存儲器單元的長位線。這類線的物理特性例如物理接近度和平行布局，可導(dǎo)致這類線之間的不想要的電子耦合。

圖1（常規(guī)技術(shù)）示出了根據(jù)常規(guī)技術(shù)的示例性存儲器陣列100。存儲器陣列100包括多個字線，例如WL0到WL255。字線170（WL255）是一個示例性字線。存儲器陣列100還包括多個位線，例如BL0到BL255。位線110（BL0）和130（BL1）是示例性位線。存儲器陣列100進一步包括多個反相（invert）位線，例如BLB0（“位線棒”）到BLB255。反相位線120（BLB0）和140（BLB1）是示例性反相位線。

位于每個字線和位線的交叉處的是存儲器單元，例如存儲器單元150和存儲器單元160。在示例性存儲器陣列100中，單元（150,160）可被視為包括位線和反相位線這二者，雖然并不要求那樣。在示例性存儲器陣列100的情況中，字線例如字線170被置于激活狀態(tài)（assert），并且多個存儲器單元的值在位線例如位線110和130上進行讀取，以及在反相位線例如反相位線120和140上進行讀取。例如，示出示例性存儲器陣列100以產(chǎn)生b’00’作為字線170（WL255）的前兩位。類似地，示例性存儲器陣列100存儲b’10’作為字線180（WL0）的前兩位。

將理解的是，不要求位線110和130以及反相位線120和140操作為二進制信號，雖然那是可能的。位線和反相位線可操作為差分對，由同一列的位線和反相位線之間的電壓差來確定信號值。將進一步理解的是，電壓差可大于一位分辨率，例如，單個存儲器單元可存儲多于一位的信息。

放電速度以及因此位線的存取時間是在位線和/或反相位線上的電壓和電流波形的函數(shù)，并且反過來取決于位線和反相位線上的負載。位線和反相位線包括長的平行結(jié)構(gòu)，并且對不期望的相互影響敏感，包括例如在單元例如110和120內(nèi)的位線和反相位線之間的電容性耦合，以及一個單元的線和鄰近單元的線例如反相位線120和位線130之間的耦合。其他因素包括例如接地反彈也可過度地影響位線和/或反相位線。

不幸地，這類影響可導(dǎo)致存儲器陣列不期望地運作緩慢，例如允許足夠的持續(xù)期用于這類影響進行安置（settle），或?qū)е虏焕腻e誤操作，例如讀取不正確的值。

發(fā)明內(nèi)容

因此，需要的是用于減輕對長信號線的外部影響的系統(tǒng)和方法。附加需要的是減輕源于長信號線的列內(nèi)的干擾的、用于減輕對長信號線的外部影響的系統(tǒng)和方法。進一步的需要是減輕源于長信號線的鄰近列的干擾的、用于減輕對長信號線的外部影響的系統(tǒng)和方法。存在更進一步的需要，即與現(xiàn)存的集成電路的設(shè)計、制造和測試的系統(tǒng)和方法兼容和互補的、用于減輕對長信號線的外部影響的系統(tǒng)和方法。本發(fā)明的實施例提供這些優(yōu)點。

根據(jù)本發(fā)明的第一實施例，電子電路包括第一晶體管，其配置為響應(yīng)于鉗制信號而有選擇地上拉存儲器陣列的位線，以及第二晶體管，其配置為響應(yīng)于所述鉗制信號而有選擇地耦連所述位線和所述存儲器陣列的同一單元中的反相位線。電子電路可包括第三晶體管，其配置為響應(yīng)于所述鉗制信號而有選擇地上拉所述反相位線。

根據(jù)本發(fā)明的第二實施例，電子電路包括第一晶體管，其配置為有選擇地上拉存儲器陣列的位線，所述上拉響應(yīng)于所述存儲器陣列的同一單元的反相位線的電平，以及第二晶體管，其配置為響應(yīng)于所述同一單元的所述反相位線的電平而有選擇地上拉所述存儲器陣列的所述反相位線。

根據(jù)本發(fā)明的第三實施例，集成電路存儲器包括多個存儲器單元，用于存儲值。所述多個存儲器單元配置為存儲器單元的多個列。每列的存儲單元由位線和反相位線所耦連。