[發明專利]減輕對長信號線的外部影響

無效

• 申請號: 201310690567.1
• 申請日: 2013-12-16
• 公開（公告）號: CN103871451A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 揚戈;林宏國;張曦;余佳妮;龔海燕
• 申請（專利權）人: 輝達公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/18
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;謝栒

1.一種電子電路，包括：

第一晶體管，其配置為響應于鉗制信號而有選擇地上拉存儲器陣列的位線；以及

第二晶體管，其配置為響應于所述鉗制信號而有選擇地耦連所述位線和所述存儲器陣列的同一單元中的反相位線。

2.根據權利要求1所述的電子電路，進一步包括第三晶體管，其配置為響應于所述鉗制信號而有選擇地上拉所述反相位線。

3.根據權利要求2所述的電子電路，進一步包括：

第四晶體管，其配置為響應于第二鉗制信號而有選擇地上拉存儲器陣列的第二位線；以及

第五晶體管，其配置為響應于所述第二鉗制信號而有選擇地耦連所述第二位線和所述存儲器陣列的同一第二單元中的第二反相位線。

4.根據權利要求3所述的電子電路，進一步包括第六晶體管，其配置為響應于所述第二鉗制信號而有選擇地上拉所述第二反相位線。

5.根據權利要求2所述的電子電路，其中所述第一和第三晶體管進一步配置為在所述單元的讀操作之前對所述位線和所述反相位線進行預充電。

6.根據權利要求1所述的電子電路，其中所述第二鉗制信號配置為當所述單元配置為被讀時被置于激活狀態。

7.根據權利要求1所述的電子電路，其中所述鉗制信號配置為當所述單元未配置為被讀時被置于激活狀態。

8.一種電子電路，包括：

第一晶體管，其配置為有選擇地上拉存儲器陣列的位線，所述上拉響應于所述存儲器陣列的同一單元的反相位線的電平；以及

第二晶體管，其配置為響應于所述同一單元的所述反相位線的電平而有選擇地上拉所述存儲器陣列的所述反相位線。

9.根據權利要求8所述的電子電路，進一步包括：

第三晶體管，其配置為上拉所述存儲器陣列的所述位線；以及

第四晶體管，其配置為上拉所述存儲器陣列的所述反相位線。

10.根據權利要求9所述的電子電路，其中所述第三和第四晶體管比所述第一和第二晶體管弱。

11.根據權利要求10所述的電子電路，其中所述第一和第二晶體管的驅動電流足以分別克服所述第三和第四晶體管的相反驅動電流。

12.根據權利要求10所述的電子電路，其中所述第一和第二晶體管的特征在于，具有分別比所述第三和第四晶體管大的寬度與長度的比（W/L）。

13.一種集成電路存儲器，包括：

多個存儲器單元，用于存儲值；

所述多個存儲器單元配置為存儲器單元的多個列，每列的存儲單元由位線和反相位線所耦連；

所述多個列中的至少一列進一步包括：

第一晶體管，其配置為上拉所述列的所述位線；以及

第二晶體管，其配置為上拉所述列的所述反相位線；

第三晶體管，其配置為響應于所述列的所述反相位線的電平而有選擇地上拉所述列的所述位線；

第四晶體管，其配置為響應于所述列的所述位線的電平而有選擇地上拉所述列的所述反相位線；

第五晶體管，其配置為響應于鉗制信號而有選擇地上拉所述列的所述位線；

第六晶體管，其配置為響應于所述鉗制信號而有選擇地上拉所述列的所述反相位線；

第七晶體管，其配置為響應于所述鉗制信號而有選擇地耦連所述列的所述位線和所述列的所述反相位線。

14.根據權利要求13所述的集成電路存儲器，進一步包括產生所述鉗制信號的電路。

15.根據權利要求13所述的集成電路存儲器，其中所述第一和第二晶體管比所述第三和第四晶體管弱。

16.根據權利要求13所述的集成電路存儲器，其中所述第五、第六和第七晶體管比所述第三和第四晶體管強。

17.根據權利要求13所述的集成電路存儲器，其中，針對所述存儲器陣列的至少一個其他列，所述第一、第二、第三、第四、第五、第六和第七晶體管是重復的。

18.根據權利要求17所述的集成電路存儲器，其中所述第五、第六和第七晶體管配置為受控于列唯一鉗制信號。

19.根據權利要求13所述的集成電路存儲器，其中所述鉗制信號配置為當所述列未配置為被讀時被置于激活狀態。

20.根據權利要求13所述的集成電路存儲器，其中將所述位線和所述反相位線中的一個連接到漏極區域的通孔確定存儲在所述多個存儲器單元中的一個存儲器單元中的值。