[發(fā)明專利]擊穿電壓增加的金屬氧化物半導體器件

在審

• 申請?zhí)枺?/td>: 201310687279.0
• 申請日: 2013-12-13
• 公開（公告）號: CN103872135A
• 公開（公告）日: 2014-06-18
• 發(fā)明（設計）人: 伊藤明
• 申請（專利權）人: 美國博通公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京康信知識產(chǎn)權代理有限責任公司 11240
• 代理人: 田喜慶

技術領域

本公開總體上涉及一種金屬氧化物半導體場效應晶體管（MOSFET）。更具體地，本公開涉及一種增加橫向擴散的金屬氧化物半導體（LDMOS）的擊穿電壓的制造方法及器件結構。

背景技術

硅半導體工藝已經(jīng)演變成用于制造集成電路的復雜操作。隨著制造工藝技術的不斷進步，降低了集成電路的核心和輸入/輸出（I/O）操作電壓。然而，輔助裝置的操作電壓仍基本保持不變。該輔助裝置包括對接（連接，interface）至集成電路的裝置。例如，輔助裝置可以是打印機、掃描儀、磁盤驅(qū)動器、磁帶驅(qū)動器、麥克風、揚聲器或照相機。

集成電路可以包括通過一系列兼容的處理而與襯底集成或沉積在襯底上的互相連接的諸如晶體管、電阻器、電容器和電感器的有源和無源元件的陣列。輔助裝置可以以高于包含在集成電路內(nèi)的晶體管的擊穿電壓的電壓來操作。隨著施加到晶體管的操作電壓的增加，晶體管最終將擊穿，從而使得不可控的電流增加。擊穿的不利影響的示例可包括提供了一些示例的穿通、雪崩擊穿以及柵極氧化層擊穿。此外，在高于擊穿電壓操作明顯長的持續(xù)時間降低了晶體管的壽命。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的實施方式，提供了一種半導體器件，包括：第一阱，嵌入在半導體襯底中；第二阱，嵌入在所述半導體襯底中；以及分離結構，嵌入在所述半導體襯底中，將所述第一阱和所述第二阱分離，使得所述第一阱和所述第二阱彼此不接觸。

進一步地，所述分離結構包括分離阱，所述分離阱包括將所述第一阱和所述第二阱分離的側(cè)壁。

進一步地，所述第一阱包括源極區(qū)并且所述第二阱包括漏極區(qū)；并且其中，所述半導體器件還包括被設置在所述源極區(qū)和所述漏極區(qū)之間的柵極區(qū)。

進一步地，其中，所述第一阱被注入有第一導電類型的材料；以及其中，所述第二阱和所述分離阱被注入有第二導電類型的材料。

進一步地，所述第一導電類型為p型并且所述第二導電類型為n型。

進一步地，所述分離結構具有大于所述第一阱和所述第二阱的深度的深度。

進一步地，所述分離結構包括深N阱，所述深N阱的n型材料濃度低于所述第二阱的n型材料濃度。

進一步地，所述側(cè)壁具有大于或等于0.2μm的厚度。

根據(jù)本發(fā)明的另一實施方式，提供了一種半導體器件，包括：第一阱，被嵌入到半導體襯底中并且包括源極區(qū)；第二阱，在所述半導體襯底的上方并且包括漏極區(qū)；柵極區(qū)，被設置在所述源極區(qū)和所述漏極區(qū)之間并且具有柵極長度；以及分離壁，將所述第一阱和所述第二阱分離，所述分離壁具有壁厚度，其中，所述第一阱和所述第二阱之間的距離大于或等于所述壁厚度并小于所述柵極長度。

進一步地，該半導體器件還包括深度大于所述第一阱和所述第二阱的深度的深N阱，所述深N阱包括所述分離壁。

進一步地，所述第二阱包括淺溝槽隔離（STI）區(qū)域并且所述第一阱和所述淺溝槽隔離區(qū)域之間的距離大于或等于0.4μm。

進一步地，所述深N阱的n型材料濃度低于所述第二阱的n型材料濃度。

進一步地，所述柵極長度大于或等于0.6μm。

進一步地，所述壁厚度大于或等于0.2μm。

進一步地，所述第一阱包括兩個分離的淺溝槽隔離區(qū)域。

進一步地，所述淺溝槽隔離區(qū)域部分被設置在所述第二阱中并且部分被設置在所述深N阱中。

根據(jù)本發(fā)明的又一實施方式，提供了一種用于制造半導體器件的方法，包括：將第一阱嵌入到半導體襯底中；將第二阱嵌入到所述半導體襯底中；以及在所述半導體襯底中制造分離結構，所述分離結構將所述第一阱和所述第二阱分離，使得所述第一阱和所述第二阱彼此不接觸。

進一步地，該方法還包括：分別在所述第一阱和所述第二阱中嵌入源極區(qū)和漏極區(qū)；嵌入設置在所述源極區(qū)和所述漏極區(qū)之間的柵極區(qū)；在所述源極區(qū)、所述漏極區(qū)和所述柵極區(qū)上嵌入硅化物區(qū)域。

進一步地，在所述半導體襯底中制造分離結構包括：嵌入n型材料濃度低于所述第二阱的n型材料濃度的深N阱。

進一步地，該方法還包括：制造部分在所述第二阱中并且部分在所述分離結構中的淺溝槽隔離區(qū)域。

附圖說明

參照以下附圖及描述可以更好地理解本公開的方法及器件。在附圖中，在全文不同的視圖中相同的參考標號指示相應的部分。

圖1示出了根據(jù)第一示例性實施方式的半導體器件的截面圖。

圖2示出了根據(jù)第二示例性實施方式的半導體器件的截面圖。