[發明專利]抗相機擾動的多相機實時景象拼接系統

有效

• 申請號: 201310682821.3
• 申請日: 2013-12-12
• 公開（公告）號: CN103634527B
• 公開（公告）日: 2019-03-12
• 發明（設計）人: 鐘勝;商凱;陳大川;金明智;王建輝
• 申請（專利權）人: 南京華圖信息技術有限公司
• 主分類號: H04N5/232
• 分類號: H04N5/232;H04N5/262;G06T7/00
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

1.一種抗相機擾動的多相機實時景象拼接系統，其特征在于，包括底板與插在所述底板上的拼接板，所述拼接板具體包括：

FPGA，所述FPGA與所述底板的接口相連，用于進行圖像接收控制以及進行拼接過程控制，所述FPGA內部包括拼接映射表DPRAM，其中，所述FPGA經過數模轉換器與上位機相連；

兩個相同的DSP，所述兩個相同的DSP分別與所述FPGA相連，所述DSP用于接收拼接參數后計算拼接映射表，并發送拼接映射表給FPGA；外部圖像DPRAM，所述外部圖像DPRAM與所述FPGA相連；

n個輸入圖像FIFO，所述n個輸入圖像FIFO分別與所述FPGA相連，用于分別緩存n路圖像，其中n為大于1的正整數；以及

顯示FIFO，所述顯示FIFO與所述FPGA相連；

所述FPGA用于接收上位機發送的圖像拼接參數，圖像拼接參數包括方位角、俯仰角、視場角以及投影方式參數，FPGA把圖像拼接參數放入內部FIFO中緩存，FPGA給DSP發送中斷信號，DSP相應中斷并接收圖像拼接參數；所述DSP用于接收上位機發送過來的方位角、俯仰角、視場角及投影方式參數，計算拼接后的場景視圖中每一個像素在畸變校正后圖像中的坐標值，再通過畸變校正逆運算得到原始圖像坐標值，根據所述原始圖像坐標值以及DSP計算完成的拼接映射表獲得全景圖像。

2.根據權利要求1所述的抗相機擾動的多相機實時景象拼接系統，其特征在于，所述DSP的工作流程包括DSP系統初始化、圖像拼接參數的讀取、圖像拼接映射表的生成和發送。

3.根據權利要求1所述的抗相機擾動的多相機實時景象拼接系統，其特征在于，所述全景圖像包括上半幅圖像和下半幅圖像，所述兩個相同的DSP分別用于承擔上半幅圖像的拼接工作和下半幅圖像的拼接工作。

4.根據權利要求1所述的抗相機擾動的多相機實時景象拼接系統，其特征在于，在所述DSP中，所述原始圖像坐標值和所述外部圖像DPRAM地址是一一映射的關系，通過相應的映射，把所述原始圖像坐標值轉換為外部圖像DPRAM地址值，這樣所述DSP會生成所述拼接映射表，所述拼接映射表的大小與視場角參數相關，所述拼接映射表里面的每一個元素就是場景視圖中對應像素在外部圖像DPRAM中的地址值。

5.根據權利要求1所述的抗相機擾動的多相機實時景象拼接系統，其特征在于，所述DSP計算所述原始圖像坐標值時，由于所述n路圖像有重疊的視場區，場景視圖中像素對應原圖的坐標值有多個，采用最近鄰法得到整數坐標值作為最終的原始圖像坐標值。

6.根據權利要求1所述的抗相機擾動的多相機實時景象拼接系統，其特征在于，所述FPGA 進行所述圖像接收控制包括：接收n路圖像數據進行預處理，預處理操作后的圖像數據分別存入n個顯示緩存FIFO中，并將n個顯示緩存FIFO中的圖像數據存入外部圖像DPRAM中，完成接收的n路圖像數據的同步。

7.根據權利要求1所述的抗相機擾動的多相機實時景象拼接系統，其特征在于，所述FPGA接收所述DSP計算完成的拼接映射表并存入所述FPGA內部的拼接映射表DPRAM中，按地址從0開始遞增的方式讀所述拼接映射表DPRAM；將拼接映射表DPRAM讀得的數據作為地址讀所述外部圖像DPRAM；從所述外部圖像DPRAM讀得的數據即是最終需要顯示的拼接結果，將其按地址從0開始遞增的方式寫入所述顯示FIFO，遍歷完成后，所述顯示FIFO中的數據即為拼接的全景圖像。