[發(fā)明專(zhuān)利]電阻型隨機(jī)存取存儲(chǔ)器和用于控制制造導(dǎo)電元件和阻性元件對(duì)應(yīng)的亞分辨率特征的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201310680704.3
• 申請(qǐng)日: 2013-12-12
• 公開(kāi)（公告）號(hào): CN103872246A
• 公開(kāi)（公告）日: 2014-06-18
• 發(fā)明（設(shè)計(jì)）人: P·蘇塔德加;A·吳;常潤(rùn)滋;W·李;P·李
• 申請(qǐng)（專(zhuān)利權(quán)）人: 馬維爾國(guó)際貿(mào)易有限公司
• 主分類(lèi)號(hào): H01L45/00
• 分類(lèi)號(hào): H01L45/00
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 酆迅

本發(fā)明是電阻型隨機(jī)存取存儲(chǔ)器和用于控制制造導(dǎo)電元件和阻性元件對(duì)應(yīng)的亞分辨率特征的方法，包括：形成阻性層的堆疊；在形成該阻性層堆疊之前或之后，形成導(dǎo)電層；在該阻性層堆疊或?qū)щ妼由蠎?yīng)用掩膜層；在該掩膜層上形成第一間隔件；并且使用該第一間隔件作為第一掩膜來(lái)蝕刻掉該掩膜層的第一部分，以提供剩余部分。該方法還包括：在該阻性層的堆疊或?qū)щ妼雍驮撗谀拥氖Ｓ嗖糠稚闲纬傻诙g隔件；蝕刻掉該掩膜層的剩余部分的第二部分，以形成島形體；并且使用該島形體作為第二掩膜來(lái)蝕刻該阻性層的堆疊，以形成存儲(chǔ)器的阻性元件，并且蝕刻該導(dǎo)電層，以形成該存儲(chǔ)器的導(dǎo)電元件。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2012年12月14日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)61/737512的優(yōu)先權(quán)。以上引用的申請(qǐng)的完整公開(kāi)通過(guò)引用合并入本文。

技術(shù)領(lǐng)域

本發(fā)明涉及電阻型隨機(jī)存取存儲(chǔ)器(RRAM)和制造RRAM的方法。

背景技術(shù)

本文提供的背景技術(shù)描述的目的是對(duì)本公開(kāi)的背景情況作一般性的說(shuō)明。此處指名的發(fā)明人的工作，即，已在此背景技術(shù)部分中作出描述的工作以及可能尚未成為申請(qǐng)日之前的現(xiàn)有技術(shù)的說(shuō)明書(shū)的一些方面，無(wú)論是以明確或隱含的方式均不被視為相對(duì)于本公開(kāi)的現(xiàn)有技術(shù)。

隨機(jī)存取存儲(chǔ)器(RAM)是計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)的一種形式，其中可以以任何隨機(jī)順序直接存取在隨機(jī)存取存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)。有各種類(lèi)型的RAM，包括電阻型隨機(jī)存取存儲(chǔ)器(RRAM)。圖1-2示出了電阻型隨機(jī)存取存儲(chǔ)器(RRAM)10，其包括由阻性元件14提供的存儲(chǔ)器單元的陣列12。可以通過(guò)存取器件16存取阻性元件14。存取器件16可以包括例如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、二極管，等等。阻性元件14中的每一個(gè)具有對(duì)應(yīng)的導(dǎo)電元件18(例如通孔或接觸件)。每一個(gè)阻性元件14可以被稱(chēng)作一個(gè)堆疊，并且包括第一(或底部)電極20、可 變阻性層22、收集層24和第二(或頂部)電極26。可變阻性層22可以包括例如過(guò)渡金屬氧化物。收集層22可以包括例如活性金屬。導(dǎo)電元件18實(shí)施為在堆疊14上的導(dǎo)電層。可以在(i)存取器件16和(ii)堆疊14之間設(shè)置導(dǎo)電元件18。備選地，可以在堆疊14的相對(duì)側(cè)設(shè)置導(dǎo)電元件18作為存取器件16。兩個(gè)或更多個(gè)導(dǎo)電元件18可以通過(guò)上一級(jí)互連(示出了單個(gè)互連30)相互連接。

傳統(tǒng)上，使用小型化方法(包括使用光刻膠的諸如電子束光刻或極紫外(EUV)光刻)來(lái)圖形化所述阻性元件14和導(dǎo)電元件18。這些方法使用低產(chǎn)量技術(shù)，該方法包括使用相應(yīng)的掩膜和蝕刻工藝分別圖形化所述阻性元件14和導(dǎo)電元件18。該方法導(dǎo)致在阻性元件14和導(dǎo)電元件18之間的元件失準(zhǔn)和元件失配。

元件失準(zhǔn)指在導(dǎo)電元件和阻性元件之間的橫向失準(zhǔn)，如圖1中失準(zhǔn)差值X所示。元件失配指導(dǎo)電元件和對(duì)應(yīng)的阻性元件的邊和形狀的不同。由于使用的光刻技術(shù)，造成阻性元件14和導(dǎo)電元件18具有(i)粗糙的和/或鋸齒狀的邊，以及(ii)不同形狀的接觸面。例如，阻性元件14的第一接觸面32的形狀與導(dǎo)電元件18的第二接觸面34的形狀不同。因此第一接觸面32與第二接觸面34不匹配。在圖1中示出了阻性元件14和導(dǎo)電元件18的不同形狀，正方形代表阻性元件14，而圓形代表導(dǎo)電元件18。阻性元件14和導(dǎo)電元件18的實(shí)際形狀可以不同并且通常不規(guī)則。元件失準(zhǔn)和元件失配使得與組形元件14和導(dǎo)電元件18相關(guān)的電阻增加，并且負(fù)面地影響RRAM10的性能。

發(fā)明內(nèi)容

提供了一種方法，包括：形成阻性層的堆疊；在形成阻性層堆疊之前或之后，形成導(dǎo)電層；在(i)阻性層的堆疊或(ii)導(dǎo)電層上應(yīng)用掩膜層；在掩膜層上形成第一間隔件；并且使用第一間隔件作為第一掩膜來(lái)蝕刻掉掩膜層的第一部分，以提供剩余部分。該方法還包括：在(i)阻性層的堆疊或?qū)щ妼雍?ii)掩膜層的剩余部分上形成第二 間隔件；蝕刻掉掩膜層的剩余部分的第二部分以形成島形體；并且使用島形體作為第二掩膜，(i)蝕刻阻性層的堆疊，以形成存儲(chǔ)器的阻性元件，以及(ii)蝕刻導(dǎo)電層，以形成存儲(chǔ)器的導(dǎo)電元件。