[發明專利]存儲控制器以及包括存儲控制器的存儲系統

有效

• 申請號: 201310674952.7
• 申請日: 2013-12-11
• 公開（公告）號: CN103870411B
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 禹成勛;金學善;權義赫;樸在根
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F3/06
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 邵亞麗

1.一種經由多個通道與存儲介質連接的存儲控制器，包括：

信號處理塊，包括多個信號處理引擎；以及

解碼調度器，被配置為控制數據路徑以使得所述多個信號處理引擎的至少一個激活的信號處理引擎分別與所述多個通道連接，

所述存儲控制器還包括：

多個先入先出緩沖器(FIFO)，被配置為臨時存儲將被傳輸到所述多個通道的數據；以及

編碼調度器，包括第一總線矩陣，所述第一總線矩陣被配置為基于包括在第一分組數據中的控制信息，將分別與所述多個FIFO相對應的第一分組數據順序地傳輸至所述至少一個激活的信號處理引擎。

2.如權利要求1所述的存儲控制器，還包括：

CPU，被配置為確定所述存儲控制器的操作條件；以及

寄存器，被配置為存儲所述多個信號處理引擎的激活信息，所述存儲控制器被配置以使得根據所述CPU的確定結果決定所述激活信息。

3.如權利要求2所述的存儲控制器，其中，所述存儲控制器被配置以使得通過存儲在所述寄存器中的激活信息激活部分或者全部所述多個信號處理引擎。

4.如權利要求1所述的存儲控制器，其中：

所述編碼調度器被配置為控制數據路徑以使得所述多個FIFO中的數據被傳輸到所述多個信號處理引擎當中的至少一個激活的信號處理引擎。

5.如權利要求4所述的存儲控制器，其中，所述編碼調度器還包括：

第一分組生成器，被配置為通過將基于所述至少一個激活的信號處理引擎的狀態的控制信息添加到從所述多個FIFO中的每一個輸出的數據，來生成所述第一分組數據。

6.如權利要求5所述的存儲控制器，其中，所述解碼調度器包括：

第二分組生成器，被配置為通過將基于所述至少一個激活的信號處理引擎的狀態的控制信息添加到從所述多個通道中的每一個輸出的數據，來生成第二分組數據；以及

第二總線矩陣，被配置為基于包括在第二分組數據中的控制信息，將分別與所述多個通道相對應的第二分組數據順序地傳輸至所述至少一個激活的信號處理引擎。

7.如權利要求2所述的存儲控制器，其中，所述存儲控制器被配置以使得如果所述存儲控制器的確定的操作條件是高性能操作條件，則所述CPU決定所述寄存器的值以使得所述多個信號處理引擎全部被激活。

8.如權利要求7所述的存儲控制器，其中，所述編碼調度器被配置為生成第一分組數據以使得當所述多個信號處理引擎當中的信號處理引擎執行編碼操作時，數據被分配至所述多個信號處理引擎的激活的信號處理引擎當中除了執行所述編碼操作的信號處理引擎之外的其余信號處理引擎。

9.如權利要求7所述的存儲控制器，其中，所述解碼調度器被配置為生成第二分組數據以使得當所述多個信號處理引擎當中的信號處理引擎執行解碼操作時，數據被分配至所述多個信號處理引擎的激活的信號處理引擎當中除了執行所述解碼操作的信號處理引擎之外的其余信號處理引擎。

10.如權利要求7所述的存儲控制器，其中，所述解碼調度器被配置為生成第二分組數據以使得經由所述多個通道其中之一傳輸的數據被分配至所述多個信號處理引擎的激活的信號處理引擎。

11.如權利要求7所述的存儲控制器，其中，所述編碼調度器被配置為生成第一分組數據以使得經由所述多個FIFO其中之一傳輸的數據被分配至所述多個信號處理引擎的激活的信號處理引擎。

12.如權利要求7所述的存儲控制器，其中，所述多個信號處理引擎是誤差校正代碼引擎、壓縮引擎、加密引擎或者哈希鍵引擎。

13.如權利要求1所述的存儲控制器，其中，所述多個信號處理引擎的總數目等于或者小于所述多個通道的總數目。

14.如權利要求1所述的存儲控制器，其中，所述多個信號處理引擎每個被配置為根據相同的誤差校正代碼算法操作。