[發明專利]使用FPGA等效E2的方法和電路在審

申請號：	201310674009.6	申請日：	2013-12-11
公開（公告）號：	CN104715083A	公開（公告）日：	2015-06-17
發明（設計）人：	葉宏偉	申請（專利權）人：	上海華虹集成電路有限責任公司
主分類號：	G06F17/50	分類號：	G06F17/50;G11C16/06
代理公司：	上海浦一知識產權代理有限公司 31211	代理人：	戴廣志
地址：	201203 上海***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	使用 fpga 等效 e2 方法電路
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及使用FPGA（Field?Programmable?Gate?Array現場可編程邏輯門陣列）進行ASIC（Application?Specific?Intergrated?Circuits專用集成電路）原型機驗證以及使用FPGA作為仿真器載體的領域，特別是涉及一種用FPGA等效E2的方法。本發明還涉及一種用于FPGA上實現所述方法的硬件電路。

背景技術

在各種智能卡領域的ASIC設計階段通常會需要使用FPGA作為原型機驗證，各種芯片廠家也會基于FPGA平臺制作與芯片功能一致的仿真器提供給客戶開發應用程序。在智能卡芯片設計中經常用E2作為客戶應用程序和數據的存儲介質，由于在ASIC設計階段的原型機驗證和制作仿真器時很多情況下無法獲得IP（intellectual?property?right知識產權）廠家的E2測試片，一般都使用等效的方案實現E2的各種操作功能。E2的主要功能是讀、擦、寫，其中讀可以按任意地址操作，而一個擦/寫動作需要被操作的E2地址在同一個頁地址內進行，分為鎖存數據和啟動擦/寫兩個階段實現。鎖存階段把數據暫存入E2的頁緩存，擦/寫時E2內部啟動編程高壓完成擦除、寫入動作；通常使用時先擦除E2需要寫入數據的地址內容然后寫入數據，擦除后E2的數據根據E2設計定義成全1或者全0。寫入則是根據擦除后的數據把0改成1（擦除后全0），或者1改成0（擦除后全1）。如果E2不經過擦除直接寫入，操作后E2中的數據為E2寫入數據與E2中原保存數據的位與或者位或（根據E2廠家設計規定）。另外，E2模塊還會針對IP可測性具有BANK（塊操作模式）、CHECK（奇偶頁校驗模式）、CHIP（片操作模式）等測試功能，即啟動BANK、CHECK和CHIP操作后，對一個頁內地址數據的擦、寫操作會在此頁內所屬BANK、所有奇數、偶數頁或者整個CHIP內實現。一般在原型機驗證和仿真器中常見的等效E2功能的方法是使用商用的SRAM（Static?RAM靜態隨機存儲器）外掛在FPGA芯片外，在FPGA內部根據外掛SRAM時序，通過修改ASIC的E2控制器邏輯實現SRAM的讀寫時序來模擬E2功能。由于E2與SRAM操作時序的差異，造成完全等效E2功能困難。一般只對E2的讀和擦、寫進行等效，對于E2未擦除直接寫入以及測試用的模式功能都不做等效。這樣在原型機驗證和仿真器使用時造成E2部分功能缺失，影響驗證的覆蓋率，給使用人員帶來不便。

發明內容

本發明要解決的技術問題是提供一種使用FPGA等效E2的方法，能夠模擬真實E2的操作結果；為此，本發明還要提供一種在FPGA上實現所述方法的電路。

為解決上述技術問題，本發明的使用FPGA等效E2的方法，所述E2即EEPROM（電可擦可編程只讀存儲器）；

用FPGA的BRAM（block?memory塊存儲器）搭建一塊第一雙口RAM，模擬E2頁鎖存器功能；

用FPGA的BRAM搭建一塊第二雙口RAM，實現E2存儲器功能；

用FPGA的邏輯，結合所述第一雙口RAM和第二雙口RAM實現等效E2的讀、擦和寫功能，并且實現包括BANK、CHECK、CHIP在內的為可測性設計（DFT）的特殊模式操作；

用同一個計數器電路產生所述第一雙口RAM和第二雙口RAM的地址信號、讀信號和寫信號，在一個時鐘周期內，從所述第一雙口RAM的讀端口讀出數據和從所述第二雙口RAM的讀端口讀出數據，然后將讀出的所述數據進行或運算或者進行與運算，將運算結果寫入第二雙口RAM的寫端口，實現E2單寫功能。

在FPGA上實施所述的電路，包括：

一E2狀態機，根據E2控制器輸入的控制信號，識別出E2的讀、寫、擦、BANK、CHECK和CHIP操作狀態；

一頁鎖存器，用于緩存E2控制器鎖存入E2的數據；

一RAM，與所述頁鎖存器相連接，用于等效EEPROM存儲器，存儲E2的數據；

一頁計數器電路，與所述E2狀態機、頁鎖存器和RAM相連接，在頁擦除和頁寫入狀態時產生RAM的地址、讀信號和寫信號以及頁鎖存器的地址和讀信號；