[發明專利]使用FPGA等效E2的方法和電路

在審

• 申請號: 201310674009.6
• 申請日: 2013-12-11
• 公開（公告）號: CN104715083A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 葉宏偉
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;G11C16/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種使用FPGA等效E2的方法，所述E2即EEPROM；其特征在于：

用FPGA的塊存儲器BRAM搭建一塊第一雙口RAM，模擬E2頁鎖存器功能；

用FPGA的BRAM搭建一塊第二雙口RAM，實現E2存儲器功能；

用FPGA的邏輯，結合所述第一雙口RAM和第二雙口RAM實現等效E2的讀、擦和寫功能，并且實現包括塊操作模式BANK、奇偶頁校驗模式CHECK和片操作模式CHIP在內的為可測性設計的特殊模式操作；

用同一個計數器電路產生所述第一雙口RAM和第二雙口RAM的地址信號、讀信號和寫信號；在一個時鐘周期內，從所述第一雙口RAM的讀端口讀出數據和從所述第二雙口RAM的讀端口讀出數據，然后將讀出的所述數據進行相或運算或者進行相與運算，將運算結果寫入第二雙口RAM的寫端口，實現E2單寫功能。

2.用于實施權利要求1所述方法的硬件電路，其特征在于，包括：

一E2狀態機，根據E2控制器輸入的控制信號，識別出E2的讀、寫、擦、塊操作模式BANK、奇偶頁校驗模式CHECK和片操作模式CHIP操作狀態；

一頁鎖存器，用于緩存E2控制器鎖存入E2的數據；

一RAM，與所述頁鎖存器相連接，用于等效EEPROM存儲器，存儲E2的數據；

一頁計數器電路，與所述E2狀態機、頁鎖存器和RAM相連接，在頁擦除和頁寫入狀態時產生RAM的地址、讀信號和寫信號以及頁鎖存器的地址和讀信號；

一塊操作模式BANK計數器電路，與所述E2狀態機、頁鎖存器和RAM相連接，在塊操作模式BANK擦除和寫入狀態時產生RAM的地址、讀信號和寫信號以及頁鎖存器的地址和讀信號；

一片操作模式CHIP計數器電路，與所述E2狀態機、頁鎖存器和RAM相連接，在奇偶頁校驗模式CHECK與片操作模式CHIP的擦除和寫入狀態時產生RAM的地址、讀信號和寫信號以及頁鎖存器的地址和讀信號。

3.如權利要求2所述的硬件電路，其特征在于：所述RAM，由采用FPGA的塊存儲器BRAM搭建成的雙口RAM所構成；

所述RAM具有一寫端口和一讀端口；寫端口信號由寫端口時鐘CLKA、寫地址總線ADDRA上的地址、寫使能ENA、寫WEA和寫端口數據線DINA上的數據組成；讀端口信號由讀端口時鐘CLKB、讀地址總線ADDRB上的地址、讀使能ENB和讀出的數據DOUTB組成；RAM的數據寬度和深度根據E2存儲器大小設置；

在每個寫端口時鐘CLKA上升沿根據寫使能ENA和寫WEA信號的狀態讀出和寫入數據，寫WEA和寫使能ENA信號均為高電平有效。

4.如權利要求2或3所述的硬件電路，其特征在于：

對所述RAM寫操作時，將從所述頁鎖存器的讀端口讀出的數據LATCH_DOUTB與從所述RAM讀端口讀出的數據DOUTB相與或者相或后，輸入所述RAM的寫端口數據線DINA；

對所述RAM擦操作時，數據根據E2設計規范固定為全1或者全0，用寫入RAM來代替擦除E2操作的效果；

所述頁鎖存器的數據寬度，在E2數據線位寬基礎上另外增加一比特，將所述頁鎖存器讀出的數據LATCH_DOUTB最高位作為鎖存標記位；

進行寫入和擦除時，根據所述鎖存標記判斷是否對當前地址的數據進行操作，只有已鎖存操作過的E2地址才可以被寫入或擦除。

5.如權利要求2或3所述的硬件電路，其特征在于：所述RAM的讀端口時鐘CLKB與寫端口時鐘CLKA反相，由所述各個計數器電路根據操作模式提供RAM的讀端口的地址、讀使能ENB；RAM的寫端口的地址、寫使能ENA和寫WEA信號；

在RAM的讀端口時鐘CLKB的上升沿從所述RAM的讀端口讀出數據DOUTB；在RAM的寫端口時鐘CLKA的上升沿，將所述讀出的數據DOUTB與從所述頁鎖存器的讀端口讀出的數據LATCH_DOUTB進行相與或者相或操作后，輸入RAM的寫端口數據線DINA，寫入RAM；

如果寫入操作前已經實現過擦操作，被操作的RAM空間已經被寫成全1或者全0，則將所述讀出的數據DOUTB和從所述頁鎖存器的讀端口讀出的數據LATCH_DOUTB進行相與或者相或操作后，仍然保持所述頁鎖存器的讀端口讀出的數據LATCH_DOUTB。