[發明專利]垂直DMOS晶體管

有效

• 申請號: 201310671827.0
• 申請日: 2013-12-12
• 公開（公告）號: CN104051534A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 秀明土子
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 張靜潔;張妍

1.一種晶體管，其特征在于，該晶體管包含包含：

一個半導體本體；

一個第一導電類型的本體區，形成在半導體本體中；

一個柵極電極，與本體區部分重疊，并且通過柵極電介質層，與半導體本體絕緣；

一個第二導電類型的源極擴散區，形成在柵極電極第一側的本體區中；

一個溝槽，形成在柵極電極第二側的半導體本體中，柵極電極的第二側與第一側相對，溝槽內襯側壁電介質層；以及

一個第二導電類型的摻雜側壁區，沿溝槽側壁形成在半導體本體中，摻雜側壁區構成晶體管的垂直漏極電流通路。

2.如權利要求1所述的晶體管，其特征在于，其中溝槽內襯一個薄電介質層，作為側壁電介質層，一個底部電介質層填充在溝槽底部，一個導電層填充在底部電介質層上方，導電層電連接到柵極電極或源極電極。

3.如權利要求2所述的晶體管，其特征在于，其中導電層電連接到柵極電極，構成垂直漏極電流通路的溝槽導電場板，當晶體管接通時，場板偏置到累加態，以降低垂直漏極電流通路的電阻率。

4.如權利要求2所述的晶體管，其特征在于，其中薄電介質層包含一個薄氧化層，溝槽中的導電層包含一個多晶硅層。

5.如權利要求2所述的晶體管，其特征在于，其中半導體本體包含：

一個第一導電類型的襯底；

一個第二導電類型的掩埋層，形成在襯底上；以及

一個第二導電類型的外延層，形成在襯底上，

其中溝槽至少觸及掩埋層，晶體管的漏極電流穿過摻雜側壁區，流至掩埋層。

6.如權利要求5所述的晶體管，其特征在于，該晶體管還包含：?

一個第二溝槽，形成在半導體本體中，遠離溝槽，至少觸及掩埋層，第二溝槽內襯側壁電介質層，并用導電層填充；以及

一個第二導電類型的溝槽底部摻雜區，形成在第二溝槽以下的半導體本體中，

其中第二溝槽的導電層與溝槽底部摻雜區和掩埋層電接觸，構成溝槽漏極電極的導電層傳導晶體管的漏極電流。

7.如權利要求6所述的晶體管，其特征在于，其中導電層是由鋁或鎢的其中一種構成的。

8.如權利要求1所述的晶體管，其特征在于，該晶體管還包含一個第二導電類型的溝槽底部摻雜區，形成在溝槽以下的半導體本體中，并且與摻雜側壁區電接觸，摻雜側壁區沿溝槽側壁，形成在半導體本體中，

其中溝槽的側壁電介質層足夠厚，使得導電層與摻雜側壁區電絕緣，用導電層填充溝槽，導電層與溝槽底部摻雜區電接觸，導電層構成溝槽漏極電極；并且

其中垂直漏極電流通路中的晶體管漏極電流，直接流至溝槽底部摻雜區和溝槽漏極電極。

9.如權利要求8所述的晶體管，其特征在于，其中導電層包含鋁或鎢的其中一種。

10.如權利要求8所述的晶體管，其特征在于，其中半導體本體包含：

一個第一導電類型的襯底；

一個第二導電類型的掩埋層，形成在襯底上；

一個第二導電類型的外延層，形成在襯底上，

其中本體區作為第一導電類型的阱區，

溝槽至少觸及掩埋層，晶體管的漏極電流流經摻雜側壁區，流至掩埋層或溝槽底部摻雜區，然后流至溝槽漏極電極。

11.如權利要求8所述的晶體管，其特征在于，其中半導體本體包含：

一個第一導電類型的襯底；

一個形成在襯底上的外延層；以及

一個第一導電類型的阱區，形成在外延層中，

其中本體區和溝槽都形成在阱區中。

12.如權利要求1所述的晶體管，其特征在于，該晶體管還包含一個第二導電類型的溝槽底部摻雜區，形成在溝槽以下的半導體本體中，并且與摻雜側壁區電接觸，摻雜側壁區沿溝槽的側壁形成在半導體本體中，

其中溝槽內襯薄電介質層，作為側壁電介質層，在溝槽的底部，用底部電介質層填充在溝槽的周邊部分，第一導電層在底部電介質層上方，導電層電連接到柵極電極或源極電極；并且

其中溝槽的剩余部分用第二導電層填充，第二導電層與溝槽底部摻雜區電接觸，第二導電層通過電介質層，與第一導電層電絕緣，第二導電層構成溝槽漏極電極；并且

其中垂直漏極電流通路中的晶體管漏極電流，直接流至溝槽底部摻雜區和溝槽漏極電極。