[發明專利]基于通用測試平臺的雷達信號單元性能測試與故障診斷系統

有效

• 申請號: 201310671004.8
• 申請日: 2013-12-12
• 公開（公告）號: CN103713281A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 芮義斌;魯剛;陳冰;謝仁宏;李鵬;郭山紅;熊保春;尹祿;秦東興;劉昕;蔣燕妮;王付修;劉越
• 申請（專利權）人: 中國人民解放軍海軍工程大學
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.基于通用測試平臺的雷達信號單元性能測試與故障診斷系統，其特征在于它包含通用測試平臺(1)、測試程序集(2)、接口連接組件(3)和接口測試適配器(4)和被測信號處理單元(5)，通用測試平臺(1)為測試程序集(2)、程控電源、頻譜儀、信號發生器、數字示波器、數字三用表、數字I／O、通信接口、多路ADC及多路DAC等通用測試儀器和硬件資源，通用測試平臺(1)通過接口連接組件(3)和接口測試適配器(4)連接，接口測試適配器(4)主要產生測試被測信號處理單元(5)所需的模擬中頻回波激勵信號，同時將激勵響應信號適配進入測試系統，并進行部分響應信號的分析，接口測試適配器(4)采用FPGA+ARM的硬件架構，FPGA內部配置一定容量的雙口RAM作為FPGA的控制寄存器，并將其作為ARM的外部擴展存儲器，ARM通過修改這些控制寄存器的值來實現對FPGA的有效控制，ARM首先接收來自通用測試平臺(1)的測試控制指令，然后將指令進行譯碼后寫入FPGA的相應控制寄存器，FPGA根據控制寄存器中的指令來產生相應的激勵信號，通過高速DAC輸出，同時，FPGA還控制高速ADC完成部分激勵響應信號的采樣和分析，FPGA的時鐘可以配置成板載50MHz晶振，或直接由通用測試平臺(1)中的任意信號發生器提供，在調試狀態采用板載晶振，正常工作狀態則由通用測試平臺(1)提供90MHz工作時鐘，以保證和被測信號處理單元(5)時鐘同源。

2.根據權利要求1所述基于測試平臺的雷達信號單元性能測試與故障診斷系統，其特征在于所述的FPGA采用Altera公司的EP3S110F1152I3，ARM采用ATMEL公司的AT91SAM9G20B-CU，ADC采用LT公司的LTC2208IUP，DAC采用ADI公司的高速AD9736BBC。

3.根據權利要求1所述基于測試平臺的雷達信號單元性能測試與故障診斷系統，其特征在于它的自動測試的處理流程為：①通用測試平臺(1)上電后，運行相位編碼中斷連續波雷達信號處理單元的測試程序，初始化通用測試平臺(1)的硬件資源，程控電源、頻譜儀、數字示波器、數字三用表、數字I／O、通信接口、多路ADC及多路DAC，然后配置信號發生器產生兩路90MHz的正弦時鐘信號，分別提供給接口測試適配器(4)和被測信號處理單元(5)，同時配置程控電源給接口測試適配器(4)加電；

②打開相應的RS232串行通信口，向接口測試適配器(4)發送開機握手報文，并等待接收接口測試適配器(4)的開機應答報文，若在固定時間100ms內沒有收到開機應答報文，將重復發送，若重復發送3次后仍未收到應答報文，則提示接口測試適配器(4)故障，結束本次測試；

③等待接收接口測試適配器(4)的開機自檢報文，若接口測試適配器(4)自檢結果正常，配置程控電源，給被測信號處理單元(5)加電，并進入相位編碼中斷連續波雷達信號處理單元測試界面，開始自動測試，否則給出接口測試適配器(4)自檢故障結果，結束本次測試；

④發送理想環境中性能指標測試開始指令，并等待接收測試結果；

⑤若性能指標結果異常，則查閱故障字典發送相應的故障檢測指令；接口測試適配器(4)將根據故障檢測指令，采用故障樹的分析方法產生相應的電路模塊測試激勵信號矢量，并對相應的激勵響應信號進行檢測和分析，實現故障檢測和故障模塊的定位，并向通用測試平臺(1)發送檢測結果；通用測試平臺(1)收到檢測結果后生成測試報表，并結束本次測試；

⑥發送地雜波環境中性能指標測試開始指令，并等待接收測試結果，若性能指標結果異常，則進入⑤中相同的故障檢測程序，實現故障的檢測和定位；

⑦發送干擾環境中性能指標測試開始指令，并等待接收測試結果，若性能指標結果異常，則進入⑤中相同的故障檢測程序，實現故障的檢測和定位；

⑧生成測試報表，結束本次測試。

4.根據權利要求1所述基于測試平臺的雷達信號單元性能測試與故障診斷系統，其特征在于所述的接口測試適配器(4)工作時，ARM通過RS232串行通信口接收來自通用測試平臺(1)通用平臺的測試指令，并根據指令控制FPGA開展被測信號處理單元(5)的各項測試工作，同時通過10／100M以太網通信口向被測信號處理單元(5)發送指令并接收被測信號處理單元(5)的輸出數據，具體工作流程如下：

(a)、上電后，初始化外部RAM擴展接口、RS232串行通信口、以太網通信口等外設，并進行系統自檢；

(b)、等待接收來自通用測試平臺(1)通用平臺的開機報文，在接收到該報文后，立即向通用測試平臺(1)發送開機應答報文；

(c)、向通用測試平臺(1)發送自檢結果報文；

(d)、等待通用測試平臺(1)平臺發送來的測試指令；

(e)、接收到的測試指令若為性能測試指令，則執行f～h；

(f)、向被測信號處理單元(5)發送IP地址解析協議(ARP)廣播報文，并等待接收被測信號處理單元(5)的ARP應答報文，以實現以太網通信端口綁定；若在規定的100ms時間內沒有收到被測信號處理單元(5)的ARP應答報文，則將重復發送ARP廣播包；若重復發送3次后仍未收到應答報文，則向通用測試平臺(1)發送被測信號處理單元(5)以太網通信故障，并進入等待通用測試平臺(1)測試指令狀態；

(g)、通過以太網通信口向被測信號處理單元(5)發送開機握手報，并等待接收被測信號處理單元(5)開機應答報文；若在規定的100ms時間內沒有收到開機應答報文，則將重復發送開機握手報文；若重復發送3次后仍未收到應答報文，則向通用測試平臺(1)發送被測信號處理單元(5)以太網通信故障，并進入等待通用測試平臺(1)測試指令狀態；

(h)、根據測試指令依次配置FPGA，進行理想環境、地雜波環境和干擾環境下的虛警概率、發現概率、雜波可見度等性能指標測試，完成指標分析，給出測試結果，并發送給通用測試平臺(1)，然后進入等待通用測試平臺(1)測指令狀態；

(i)、接收到指令若為故障檢測指令，則根據故障指令代碼，采用故障樹的分析方法，充分利用接口測試適配器(4)板載資源及通用測試平臺(1)的通用資源，產生所需要的模塊電路測試激勵信號，并進行相應激勵響應信號的檢測和分析，實現故障的檢測和定位，并向通用測試平臺(1)發送檢測結果，最后再次進入指令等待狀態。