[發明專利]具有覆蓋結構的MEMS器件結構

在審

• 申請號: 201310661669.0
• 申請日: 2013-12-09
• 公開（公告）號: CN104045053A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 鄭鈞文;朱家驊
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: B81C1/00
• 分類號: B81C1/00;B81B7/00
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

相關申請的交叉引用

本申請要求于2013年3月11日提交的名稱為“MEMS?Device?Structure?with?a?Capping?Structure”的美國臨時專利申請第61/775,931號的利益，其全部內容結合于此作為參考。

技術領域

本發明涉及半導體技術領域，更具體地，涉及具有覆蓋結構的MEMS器件結構。

背景技術

微機電系統（MEMS）器件可以包括在微米級尺寸范圍內的部件以及有時在納米級尺寸范圍內的部件。典型的MEMS器件可以包括處理電路、模擬電路或邏輯電路，以及用于各種類型傳感器的機械部件。這些傳感器可以用作射頻（RF）開關、陀螺儀、加速計或運動傳感器的一部分。

通常在腔室中提供MEMS器件的機械部件，在腔室中允許部件移動。通常，具有通過一個或多個通孔連接的兩個腔室。形成這類腔室的一種方法為使用犧牲材料。具體地，在特定層內形成腔體。隨后使用犧牲材料填充腔體。然后，可以在犧牲材料頂部上沉積隨后的層。之后，形成穿過隨后的層的通孔以露出犧牲材料。其后，可以通過各種化學工藝釋放犧牲材料。雖然這是形成腔室的有效方法，當制造MEMS器件時，期望最小化犧牲層的數量。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種用于形成集成電路器件的方法，所述方法包括：

在襯底上方形成介電層，所述襯底包括與微機電系統（MEMS）器件相互作用的電路；

在所述介電層內形成的犧牲腔體內形成犧牲材料；

在所述介電層和犧牲材料上方形成膜層；

通過穿過所述膜層形成的至少一個通孔去除所述犧牲材料；以及

在所述膜層上形成介電覆蓋結構從而形成第二腔體，所述第二腔體通過在所述膜層內形成的所述至少一個通孔連接至所述犧牲腔體。

在可選實施例中，形成所述介電覆蓋結構包括將位于覆蓋襯底的表面上的覆蓋介電層接合至所述膜層。

在可選實施例中，所述覆蓋襯底上的所述覆蓋介電層熔融接合至所述膜層。

在可選實施例中，所述方法還包括：在所述接合之后，去除所述覆蓋襯底的材料。

在可選實施例中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。

在可選實施例中，所述方法還包括：在去除所述覆蓋襯底的材料之后，在保留的覆蓋結構的頂部上沉積固定層。

在可選實施例中，所述方法還包括：在所述犧牲腔體的底部形成底部電極層，且在所述犧牲腔體的頂部形成頂部電極層。

在可選實施例中，所述頂部電極層的導電元件在所述犧牲腔體上方延伸。

在可選實施例中，所述方法還包括：將微機電系統（MEMS）器件放置到所述犧牲腔體和所述第二腔體內。

在可選實施例中，所述MEMS器件包括射頻（RF）開關器件。

根據本發明的另一方面，還提供了一種形成集成電路器件的方法，所述方法包括：

形成包括與微機電系統（MEMS）器件相互作用的電路的半導體襯底；

在所述半導體襯底上形成底部電極層；

在所述底部電極層上形成介電層；

在所述介電層內形成的犧牲腔體內形成犧牲材料；

在所述介電層上形成頂部電極層；

在所述頂部電極層上方形成膜層；

通過穿過所述膜層形成的至少一個通孔去除所述犧牲材料；以及

在所述膜層上形成介電覆蓋結構從而形成第二腔體，所述第二腔體通過在所述膜層內形成的所述至少一個通孔連接至所述犧牲腔體。

在可選實施例中，形成所述介電覆蓋結構包括：在臨時覆蓋襯底上形成覆蓋介電層；以及，將所述覆蓋介電層接合至所述膜層。

在可選實施例中，所述方法還包括：在所述接合之后，去除覆蓋襯底的材料。

在可選實施例中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。

在可選實施例中，所述方法還包括：在去除所述覆蓋襯底的材料之后，在保留的覆蓋結構的頂部上沉積固定層。

在可選實施例中，所述方法還包括：在形成所述膜層之前，形成將所述頂部電極層和所述底部電極層連接的通孔。

在可選實施例中，所述方法還包括：在所述犧牲腔體的底部形成底部電極層，且在所述犧牲腔體的頂部形成頂部電極層。

在可選實施例中，，所述頂部電極層的導電元件在所述犧牲腔體上方延伸。

在可選實施例中，所述方法還包括：將微機電系統（MEMS）器件放置在所述犧牲腔體和所述第二腔體內。