[發(fā)明專利]具有覆蓋結(jié)構(gòu)的MEMS器件結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201310661669.0
• 申請日: 2013-12-09
• 公開（公告）號: CN104045053A
• 公開（公告）日: 2014-09-17
• 發(fā)明（設(shè)計(jì)）人: 鄭鈞文;朱家驊
• 申請（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號: B81C1/00
• 分類號: B81C1/00;B81B7/00
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種用于形成集成電路器件的方法，所述方法包括：

在襯底上方形成介電層，所述襯底包括與微機(jī)電系統(tǒng)（MEMS）器件相互作用的電路；

在所述介電層內(nèi)形成的犧牲腔體內(nèi)形成犧牲材料；

在所述介電層和犧牲材料上方形成膜層；

通過穿過所述膜層形成的至少一個(gè)通孔去除所述犧牲材料；以及

在所述膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，所述第二腔體通過在所述膜層內(nèi)形成的所述至少一個(gè)通孔連接至所述犧牲腔體。

2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述介電覆蓋結(jié)構(gòu)包括將位于覆蓋襯底的表面上的覆蓋介電層接合至所述膜層。

3.根據(jù)權(quán)利要求2所述的方法，其中，所述覆蓋襯底上的所述覆蓋介電層熔融接合至所述膜層。

4.根據(jù)權(quán)利要求2所述的方法，還包括：在所述接合之后，去除所述覆蓋襯底的材料。

5.根據(jù)權(quán)利要求4所述的方法，其中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。

6.一種形成集成電路器件的方法，所述方法包括：

形成包括與微機(jī)電系統(tǒng)（MEMS）器件相互作用的電路的半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上形成底部電極層；

在所述底部電極層上形成介電層；

在所述介電層內(nèi)形成的犧牲腔體內(nèi)形成犧牲材料；

在所述介電層上形成頂部電極層；

在所述頂部電極層上方形成膜層；

通過穿過所述膜層形成的至少一個(gè)通孔去除所述犧牲材料；以及

在所述膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，所述第二腔體通過在所述膜層內(nèi)形成的所述至少一個(gè)通孔連接至所述犧牲腔體。

7.根據(jù)權(quán)利要求6所述的方法，其中，形成所述介電覆蓋結(jié)構(gòu)包括：

在臨時(shí)覆蓋襯底上形成覆蓋介電層；

將所述覆蓋介電層接合至所述膜層。

8.根據(jù)權(quán)利要求7所述的方法，還包括：在所述接合之后，去除覆蓋襯底的材料。

9.根據(jù)權(quán)利要求8所述的方法，其中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。

10.一種集成電路器件，包括：

介電層，設(shè)置在互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）襯底上方，所述CMOS襯底具有與MEMS器件相互作用的電路，所述介電層具有形成在其中的犧牲腔體；

頂部電極層，位于所述犧牲腔體的頂部；

底部電極層，位于所述犧牲腔體的底部；

膜層，形成在所述介電層上方，所述膜層具有位于所述犧牲腔體上方的通孔；以及

覆蓋結(jié)構(gòu)，包括設(shè)置在所述膜層上方的介電材料，其中，第二腔體設(shè)置在所述覆蓋結(jié)構(gòu)和所述膜層之間，所述第二腔體通過所述膜層內(nèi)的所述通孔連接至所述犧牲腔體。