[發明專利]用于實施SRAM寫輔助的系統和方法

有效

• 申請號: 201310660943.2
• 申請日: 2013-12-09
• 公開（公告）號: CN103871457A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 布雷恩·馬修·齊默;馬哈茂德·埃爾辛·西納格爾
• 申請（專利權）人: 輝達公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 謝栒;魏寧

1.一種方法，包括：

初始化寫輔助電路；

發起電壓崩潰以減小提供到存儲元的列供電電壓；

將所述存儲元的位線升壓到低于提供到所述存儲元的低供電電壓的經升壓的電壓電平；以及

將由所述位線所編碼的數據寫到所述存儲元。

2.根據權利要求1所述的方法，進一步包括，在將所述位線升壓之前對升壓電容器充電。

3.根據權利要求1所述的方法，其中所述電壓崩潰包括部分地將提供到所述存儲元的所述列供電電壓崩潰到比高供電電壓低的經部分崩潰的電壓電平，而同時對升壓電容器充電。

4.根據權利要求3所述的方法，其中所述電壓崩潰進一步包括通過將提供到所述存儲元的所述列供電電壓下拉到經崩潰的電壓電平來完成所述電壓崩潰。

5.根據權利要求1所述的方法，進一步包括將到所述存儲元的所述列供電電壓恢復到高電壓供電以完成所述數據的所述寫。

6.根據權利要求1所述的方法，進一步包括，在所述寫之后，禁用所述升壓以將所述位線恢復到所述低供電電壓。

7.根據權利要求1所述的方法，進一步包括將所述寫輔助電路配置為針對讀操作禁用所述位線的升壓和發起所述電壓崩潰這二者。

8.根據權利要求1所述的方法，其中所述寫輔助電路配置為將所述存儲元的所述位線升壓至少兩個不同量。

9.根據權利要求1所述的方法，進一步包括：

將所述寫輔助電路配置為禁用所述電壓崩潰；

將所述存儲元的所述位線升壓；以及

將由所述位線所編碼的第二數據寫到所述存儲元。

10.根據權利要求1所述的方法，其中所述寫輔助電路在存儲元陣列內的兩個或更多個列之間共享。

11.一種集成電路，包括：

存儲元電路；以及

寫輔助電路，其耦連到所述存儲元電路并配置為：

響應于寫請求而發起電壓崩潰以減小提供到所述存儲元的列供電電壓；

將所述存儲元的位線升壓到低于提供到所述存儲元的低供電電壓的經升壓的電壓電平；以及

將由所述位線所編碼的數據寫到所述存儲元。

12.根據權利要求11所述的集成電路，其中所述寫輔助電路包括升壓電容器，并且所述寫輔助電路進一步配置為跨所述升壓電容器建立電壓。

13.根據權利要求11所述的集成電路，其中所述寫輔助電路進一步配置為部分地將提供到所述存儲元的所述列供電電壓崩潰到比高供電電壓低的經部分崩潰的電壓電平，而同時對升壓電容器充電。

14.根據權利要求13所述的集成電路，其中所述寫輔助電路進一步配置為通過將提供到所述存儲元的所述列供電電壓下拉到經崩潰的電壓電平來完成所述電壓崩潰。

15.根據權利要求11所述的集成電路，其中所述寫輔助電路進一步配置為將所述列供電電壓恢復到高供電電壓以完成所述數據的所述寫。

16.根據權利要求11所述的集成電路，其中所述寫輔助電路進一步配置為在寫所述數據之后禁用所述位線的所述升壓以將所述位線恢復到所述低供電電壓。

17.根據權利要求11所述的集成電路，其中所述寫輔助電路進一步配置為針對讀操作禁用所述位線的升壓和發起所述電壓崩潰這二者。

18.根據權利要求11所述的集成電路，其中所述寫輔助電路進一步配置為：

禁用所述電壓崩潰；

將所述存儲元的所述位線升壓；以及

將由所述位線所編碼的第二數據寫到所述存儲元。

19.根據權利要求11所述的集成電路，其中所述寫輔助電路進一步配置為根據控制信號將所述存儲元的所述位線升壓至少兩個不同量。

20.根據權利要求11所述的集成電路，其中所述寫輔助電路在存儲元陣列內的兩個或更多個列之間共享。