[發明專利]具有不同閾值電壓的單元布局方法、實現系統和形成布局

有效

• 申請號: 201310656513.3
• 申請日: 2013-12-05
• 公開（公告）號: CN103853874B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 葉松艷;張業琦;陳彥賓;江哲維;譚競豪;侯元德;王中興
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

相關申請的交叉參考

本申請要求于2012年12月6日提交的美國臨時專利申請第61/734,357號的優先權，其全部內容結合于此作為參考。

技術領域

本發明一般地涉及半導體技術領域，更具體地來說，涉及電路布局及其形成系統和方法。

背景技術

集成電路通常包括具有不同閾值電壓的單元。例如，沿著臨界速度路徑的單元的閾值電壓低于沿著非臨界速度路徑的單元。隨著技術節點的減小，由于單元之間的間隔減小，用于形成具有不同閾值電壓的單元的光刻和摻雜工藝變得更困難。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種形成布局的方法，所述方法包括：開發電路原理圖，所述電路原理圖包括多個單元；基于所述電路原理圖生成所述多個單元的單元布置規則；基于所述單元布置規則開發所述多個單元的電路布局圖；基于閾值電壓對所述電路布局圖的所述多個單元進行分組；以及將閾值電壓一致的填充物插入所述電路布局圖內。

在該方法中，生成所述單元布置規則包括：分析所述多個單元中的每一個單元的單元寬度和閾值電壓；基于單元大小和電路類型對所述多個單元進行分組；以及基于單元大小和閾值電壓限定所述多個單元的單元之間的最小面積要求。

在該方法中，分析所述單元寬度包括：將所述多個單元的每一個單元與最小值進行比較。

在該方法中，插入所述閾值電壓一致的填充物包括：插入偽單元、替換單元、解耦單元或開放區域中的至少一種。

在該方法中，插入所述閾值電壓一致的填充物包括：識別違背最小面積要求的單元；增大被識別單元的寬度；識別違背所述最小面積要求的開放空間；增大鄰近被識別開放空間的至少一個單元的寬度；以及用至少一種閾值電壓摻雜劑填充剩余的開放空間。

在該方法中，增大所述被識別單元的寬度包括：使所述閾值電壓一致的填充物的閾值電壓與所述多個單元的相鄰單元中的至少一個單元的閾值電壓相匹配。

在該方法中，填充所述剩余的開放空間包括：用單一閾值電壓摻雜劑填充所述剩余的開放空間。

在該方法中，開發所述電路布局圖包括：利用單元庫轉換所述電路原理圖。

根據本發明的另一方面，提供了一種形成布局的系統，所述系統包括：存儲器，被配置為儲存數據；以及處理器，與所述存儲器連接，所述處理器被配置為：開發包括多個單元的電路原理圖；基于所述電路原理圖生成所述多個單元的單元布置規則；基于所述單元布置規則開發所述多個單元的電路布局圖；基于閾值電壓對所述電路布局圖的所述多個單元進行分組；以及將閾值電壓一致的填充物插入所述電路布局圖內。

在該系統中，所述處理器進一步被配置為：分析所述多個單元中的每一個單元的單元寬度和閾值電壓；基于單元大小和電路類型對所述多個單元進行分組；以及基于單元大小和閾值電壓限定所述多個單元的單元之間的最小面積要求。

在該系統中，所述處理器被配置為：利用所述多個單元的每一個單元與最小值之間的比較來確定所述單元大小。

在該系統中，所述處理器進一步被配置為：識別違背最小面積要求的單元；增大被識別單元的寬度；識別違背所述最小面積要求的開放空間；增大鄰近被識別開放空間的至少一個單元的寬度；以及用至少一種閾值電壓摻雜劑來填充剩余的開放空間。

在該系統中，所述處理器被配置為：使所述閾值一致的填充物的閾值電壓與所述多個單元的相鄰單元中的至少一個單元的閾值電壓相匹配。

在該系統中，所述處理器被配置為：用單一閾值電壓摻雜劑來填充所述剩余的開放空間。

在該系統中，所述處理器被配置為：利用單元庫將所述電路原理圖轉換成所述電路布局圖。

根據本發明的又一方面，提供了一種電路布局，包括：第一小單元，具有小于最小值的第一寬度，所述第一小單元具有第一閾值電壓；第二單元，具有不同于所述第一閾值電壓的第二閾值電壓，所述第二單元與所述第一小單元間隔大于或等于所述最小值減去所述第一寬度的距離；以及至少一種填充物，設置在所述第一小單元和所述第二單元之間，所述至少一種填充物具有所述第一閾值電壓或所述第二閾值電壓。