[發明專利]具有不同閾值電壓的單元布局方法、實現系統和形成布局

有效

• 申請號: 201310656513.3
• 申請日: 2013-12-05
• 公開（公告）號: CN103853874B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 葉松艷;張業琦;陳彥賓;江哲維;譚競豪;侯元德;王中興
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種形成布局的方法，所述方法包括：

處理器開發電路原理圖，所述電路原理圖包括多個單元；

基于所述電路原理圖生成所述多個單元的單元布置規則；

基于所述單元布置規則開發所述多個單元的電路布局圖；

基于所述多個單元的單元閾值電壓對所述電路布局圖的所述多個單元的一些單元進行分組，使具有相同閾值電壓的兩個以上的單元分為一組；

識別違背最小面積要求的單元；

識別違背所述最小面積要求的開放空間；以及

將閾值電壓一致的填充物插入所述電路布局圖內的識別出的違背所述最小面積要求的開放空間。

2.根據權利要求1所述的方法，其中，生成所述單元布置規則包括：

分析所述多個單元中的每一個單元的單元寬度和閾值電壓；

基于單元大小和電路類型對所述多個單元進行分組；以及

基于單元大小和閾值電壓限定所述多個單元的單元之間的最小面積要求。

3.根據權利要求2所述的方法，其中，分析所述單元寬度包括：將所述多個單元的每一個單元與最小值進行比較，其中，所述最小值等于在制造電路期間所使用的光刻工藝能夠形成的最小部件。

4.根據權利要求1所述的方法，其中，插入所述閾值電壓一致的填充物包括：

插入偽單元、替換單元、解耦單元或開放區域中的至少一種。

5.根據權利要求1所述的方法，其中，插入所述閾值電壓一致的填充物包括：

增大被識別單元的寬度；

增大鄰近被識別開放空間的至少一個單元的寬度；以及

用至少一種閾值電壓摻雜劑填充剩余的開放空間。

6.根據權利要求5所述的方法，其中，增大所述被識別單元的寬度包括：使所述閾值電壓一致的填充物的閾值電壓與所述多個單元的相鄰單元中的至少一個單元的閾值電壓相匹配。

7.根據權利要求5所述的方法，其中，填充所述剩余的開放空間包括：用單一閾值電壓摻雜劑填充所述剩余的開放空間。

8.根據權利要求1所述的方法，其中，開發所述電路布局圖包括：利用單元庫轉換所述電路原理圖。

9.一種形成布局的系統，所述系統包括：

存儲器，被配置為儲存數據；以及

處理器，與所述存儲器連接，所述處理器被配置為：

開發包括多個單元的電路原理圖；

基于所述電路原理圖生成所述多個單元的單元布置規則；

基于所述單元布置規則開發所述多個單元的電路布局圖；

基于所述多個單元的單元閾值電壓對所述電路布局圖的所述多個單元的一些單元進行分組，使具有相同閾值電壓的兩個以上的單元分為一組；

識別違背最小面積要求的單元；

識別違背所述最小面積要求的開放空間；以及

將閾值電壓一致的填充物插入所述電路布局圖內的識別出的違背所述最小面積要求的開放空間。

10.根據權利要求9所述的系統，其中，所述處理器進一步被配置為：

分析所述多個單元中的每一個單元的單元寬度和閾值電壓；

基于單元大小和電路類型對所述多個單元進行分組；以及

基于單元大小和閾值電壓限定所述多個單元的單元之間的最小面積要求。

11.根據權利要求10所述的系統，其中，所述處理器被配置為：利用所述多個單元的每一個單元與最小值之間的比較來確定所述單元大小，其中，所述最小值等于在制造電路期間所使用的光刻工藝能夠形成的最小部件。

12.根據權利要求9所述的系統，其中，所述處理器進一步被配置為：

增大被識別單元的寬度；

增大鄰近被識別開放空間的至少一個單元的寬度；以及

用至少一種閾值電壓摻雜劑來填充剩余的開放空間。

13.根據權利要求12所述的系統，其中，所述處理器被配置為：使所述閾值一致的填充物的閾值電壓與所述多個單元的相鄰單元中的至少一個單元的閾值電壓相匹配。

14.根據權利要求12所述的系統，其中，所述處理器被配置為：用單一閾值電壓摻雜劑來填充所述剩余的開放空間。