[發(fā)明專利]一種自定義總線及其實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310648561.8
• 申請(qǐng)日: 2013-12-04
• 公開（公告）號(hào): CN103617145A
• 公開（公告）日: 2014-03-05
• 發(fā)明（設(shè)計(jì)）人: 侯曉萍;劉景順;邁特·康明斯;王義槐;劉培植;連建宇
• 申請(qǐng)（專利權(quán)）人: 包頭市稀寶博為醫(yī)療系統(tǒng)有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245
• 代理人: 徐寧

1.一種自定義總線，其特征在于：它包括背板、主板、發(fā)射板和若干接收板；所述背板采用無(wú)源設(shè)計(jì)，僅起連接作用；所述主板以板卡形式或者普通線纜與所述背板連接，所述發(fā)射板和接收板分別以板卡形式插接在所述背板上；所述主板通過(guò)所述背板將產(chǎn)生的時(shí)鐘信號(hào)、實(shí)時(shí)控制數(shù)據(jù)、總線控制信號(hào)和低速信號(hào)分別傳輸至所述發(fā)射板和接收板；所述發(fā)射板將接收到的信號(hào)進(jìn)行處理后輸出射頻或梯度信號(hào)，所述接收板根據(jù)接收到的總線控制信號(hào)按照給定參數(shù)接收磁共振信號(hào)，并將接收到的磁共振信號(hào)通過(guò)所述背板傳輸至所述主板。

2.如權(quán)利要求1所述的一種自定義總線，其特征在于：在所述主板中設(shè)置主控單元、第一可編程邏輯器件、第一單片機(jī)和晶體振蕩器，在所述發(fā)射板中設(shè)置第二編程邏輯器件和第二單片機(jī)，在所述接收板中設(shè)置第三編程邏輯器件和第三單片機(jī)；在所述第一可編程邏輯器件與第二編程邏輯器件之間以及所述第一可編程邏輯器件與第三編程邏輯器件之間分別設(shè)置32路下行控制總線、1路總線時(shí)鐘信號(hào)線、1路傳輸同步時(shí)鐘信號(hào)線、1路復(fù)位信號(hào)線、4路握手信號(hào)線和1路預(yù)留信號(hào)線以及在所述第一可編程邏輯器件與第三編程邏輯器件之間設(shè)置32路上行接收總線；在所述第一單片機(jī)與第二單片機(jī)之間以及所述第一單片機(jī)與第三單片機(jī)之間設(shè)置低速總線。

3.如權(quán)利要求1所述的一種自定義總線，其特征在于：所述第一可編程邏輯器件、第二編程邏輯器件和第三編程邏輯器件均采用FPGA和CPLD中的一種。

4.如權(quán)利要求2所述的一種自定義總線，其特征在于：所述第一可編程邏輯器件、第二編程邏輯器件和第三編程邏輯器件均采用FPGA和CPLD中的一種。

5.如權(quán)利要求1或2或3或4所述的一種自定義總線，其特征在于：將所述第一單片機(jī)的數(shù)據(jù)線和地址線與所述第一可編程邏輯器件連接，使所述第一可編程邏輯器件的RAM和IO口成為所述第一單片機(jī)的外部XRAM；將所述第二單片機(jī)的數(shù)據(jù)線和地址線與所述第二可編程邏輯器件連接，使所述第二可編程邏輯器件的RAM和IO口成為所述第二單片機(jī)的外部XRAM；將所述第三單片機(jī)的數(shù)據(jù)線和地址線與所述第三可編程邏輯器件連接，使所述第三可編程邏輯器件的RAM和IO口成為所述第三單片機(jī)的外部XRAM。

6.如權(quán)利要求1或2或3或4所述的一種自定義總線，其特征在于：在所述第一可編程邏輯器件中設(shè)置用于選擇采用高速總線或低速總線傳輸數(shù)據(jù)的標(biāo)志位。

7.如權(quán)利要求5所述的一種自定義總線，其特征在于：在所述第一可編程邏輯器件中設(shè)置用于選擇采用高速總線或低速總線傳輸數(shù)據(jù)的標(biāo)志位。

8.如權(quán)利要求1～7任一項(xiàng)所述的一種自定義總線，其特征在于：連接所述主板與背板用于傳輸?shù)退傩盘?hào)的線纜采用422總線、485總線、I2C總線和CAN總線中的一種。

9.如權(quán)利要求1～8任一項(xiàng)所述的一種自定義總線，其特征在于：所述時(shí)鐘信號(hào)包括總線時(shí)鐘信號(hào)和傳輸同步時(shí)鐘信號(hào)，所述總線時(shí)鐘信號(hào)和傳輸同步時(shí)鐘信號(hào)均設(shè)置為小于等于200MHz的信號(hào)；總線控制信號(hào)包括復(fù)位信號(hào)和握手信號(hào)；低速信號(hào)包括初始化信號(hào)和隨機(jī)檢測(cè)信號(hào)。

10.一種如權(quán)利要求1～9任一項(xiàng)所述自定義總線的實(shí)現(xiàn)方法，其包括以下步驟：

1）設(shè)置一包括背板、主板、發(fā)射板和若干接收板的總線；在主板中設(shè)置主控單元、第一可編程邏輯器件、第一單片機(jī)和晶體振蕩器，在發(fā)射板中設(shè)置第二編程邏輯器件和第二單片機(jī)，在接收板中設(shè)置第三編程邏輯器件和第三單片機(jī)；

2）在第一可編程邏輯器件與第二編程邏輯器件之間以及第一可編程邏輯器件與第三編程邏輯器件之間分別設(shè)置32路下行控制總線、1路總線時(shí)鐘信號(hào)線、1路傳輸同步時(shí)鐘信號(hào)線、1路復(fù)位信號(hào)線、4路握手信號(hào)線和1路預(yù)留信號(hào)線，在第一可編程邏輯器件與第三編程邏輯器件之間設(shè)置32路上行接收總線；在第一單片機(jī)與第二單片機(jī)之間以及第一單片機(jī)與第三單片機(jī)之間分別設(shè)置低速總線；

3）晶體振蕩器產(chǎn)生一時(shí)鐘信號(hào)并傳輸至第一可編程邏輯器件，由第一可編程邏輯器件對(duì)時(shí)鐘信號(hào)進(jìn)行整形、分頻處理后生成一總線時(shí)鐘信號(hào)和一傳輸同步時(shí)鐘信號(hào)，總線時(shí)鐘信號(hào)和傳輸同步時(shí)鐘信號(hào)通過(guò)總線時(shí)鐘信號(hào)線和傳輸同步時(shí)鐘信號(hào)線均分別傳輸至第二編程邏輯器件和第三編程邏輯器件；

4）主控單元產(chǎn)生實(shí)時(shí)控制數(shù)據(jù)并傳輸至第一可編程邏輯器件，傳輸同步時(shí)鐘的上升沿表示一個(gè)傳輸周期的開始，在每個(gè)傳輸周期中的每個(gè)總線時(shí)鐘，第一可編程邏輯器件通過(guò)各下行控制總線將接收到的實(shí)時(shí)控制數(shù)據(jù)定義成固定數(shù)據(jù)格式分別發(fā)送至發(fā)射板和接收板，經(jīng)發(fā)射板上的第二編程邏輯器件處理后輸出梯度信號(hào)或射頻信號(hào)，經(jīng)接收板上的第三編程邏輯器件處理后使接收板按照主控單元給定的參數(shù)接收磁共振信號(hào)；

5）第三編程邏輯器件接收到第一可編程邏輯器件發(fā)送的握手信號(hào)后，通過(guò)上行接收總線將接收到的磁共振信號(hào)定義成固定數(shù)據(jù)格式并傳輸至主板；

當(dāng)?shù)谝粋€(gè)傳輸同步時(shí)鐘的上升沿開始時(shí)，第一個(gè)傳輸周期開始，通過(guò)上行接收總線接收板將接收到的N路磁共振信號(hào)定義成N*32位數(shù)據(jù)進(jìn)行傳輸，每個(gè)總線時(shí)鐘內(nèi)傳輸一個(gè)32位數(shù)據(jù)；第一塊接收板通過(guò)上行接收總線傳輸數(shù)據(jù)時(shí)，其余接收板處于高阻狀態(tài)；在第一個(gè)傳輸周期中的第N個(gè)總線時(shí)鐘周期，通過(guò)上行接收總線第二塊接收板將接收到的磁共振信號(hào)定義成N*32位數(shù)據(jù)進(jìn)行傳輸，其余接收板處于高阻狀態(tài)，依次類推，直到在一個(gè)傳輸同步時(shí)鐘內(nèi)，所有接收板接收到的磁共振信號(hào)傳輸完畢，在第二個(gè)傳輸周期第一塊接收板繼續(xù)傳輸接收到的磁共振信號(hào)；

6）主控單元控制第一單片機(jī)產(chǎn)生的初始化信號(hào)和隨機(jī)檢測(cè)信號(hào)通過(guò)低速總線分別傳輸至第二單片機(jī)和第三單片機(jī)，對(duì)發(fā)射板和接收板進(jìn)行初始化、隨機(jī)檢測(cè)處理。