[發明專利]可模擬熔斷的熔絲電路

有效

• 申請號: 201310646521.X
• 申請日: 2013-12-04
• 公開（公告）號: CN103700405A
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 劉玉芳;羅先才;徐棟;嚴淼;沈天平;孫靜;徐宵雋
• 申請（專利權）人: 無錫華潤矽科微電子有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C17/18
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 龐聰雅

【技術領域】

本發明涉及電路設計領域，特別涉及一種可模擬熔斷的熔絲電路。

【背景技術】

在集成電路（即芯片）的制造過程中，工藝參數的偏差等因素會對芯片的電路性能產生很大的影響，為了提高芯片的良率和質量，在晶圓測試階段通常采用熔絲技術，即通過對晶片中預先設計的熔絲進行選擇性熔斷以精確調整芯片的性能。

目前常用的熔絲技術有兩種：一種是利用激光(或電流)將熔絲燒斷，該熔絲材料一般為多晶硅、金屬鋁或銅等，該熔絲技術的缺點是操作過程不可逆，只能進行一次性熔斷，熔斷后的熔絲無法重新連接，如果熔斷后芯片性能不能滿足要求，該產品就不能使用；另一種是通過電信號進行編程改變邏輯狀態，該熔絲技術的優點是可以反復熔斷，缺點是會增加大量的存儲器，比如，Flash?Memory（閃存）、EPROM（Electrically?Programmable?Read-Only-Memory，電可編程序只讀存儲器）等，從而大大增加了芯片的成本，并增加對生產工藝的要求。

因此，有必要提供一種改進的技術方案來克服上述問題。

【發明內容】

本發明的目的在于提供一種可模擬熔斷的熔絲電路，其可以模擬熔絲熔斷效果，以在晶圓測試時，可以通過所述熔絲電路模擬熔絲熔斷來測試芯片的電路性能，從而增加芯片的成品率，且降低芯片制造成本。

為了解決上述問題，本發明提供一種可模擬熔斷的熔絲電路，其包括熔絲、第一置位電路、第二置位電路和鎖存器。所述第一置位電路的輸出端與所述熔絲的第一連接端相連；所述第二置位電路的輸出端與所述熔絲電路的輸出端相連；所述鎖存器的輸入端與所述熔絲的第二連接端相連，所述鎖存器的輸出端與所述熔絲電路的輸出端相連。當熔絲熔斷時，由所述第二置位電路置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出熔斷信號；當熔絲未熔斷且不需要模擬熔斷時，由第一置位電路通過所述熔絲以及鎖存器置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出未熔斷信號；當熔絲未熔斷且需要模擬熔斷時，將所述第一連接端置位于熔斷置位電平，該熔斷置位電平經過所述熔絲以及鎖存器后使得所述熔絲電路的輸出端輸出熔斷信號。

進一步的，所述第一置位電路包括連接于電源和所述第一置位電路的輸出端之間的第一電阻；所述第二置位電路包括連接于電源和所述第二置位電路的輸出端之間的第二電阻；所述鎖存器包括第一反相器和第二反相器，第一反相器的輸入端和第二反相器的輸出端之間的連接節點作為所述鎖存器的輸入端，第一反相器的輸出端和第二反相器的輸入端之間的連接節點作為所述鎖存器的輸出端，所述熔斷置位電平為低電平。

進一步的，當熔絲熔斷時，由所述第二置位電路輸出的高電平置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出高電平信號，該高電平信號為熔斷信號；當熔絲未熔斷且不需要模擬熔斷時，由第一置位電路輸出的高電平通過所述熔絲以及鎖存器置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出低電平信號，該低電平信號為未熔斷信號；當熔絲未熔斷且需要模擬熔斷時，將所述第一連接端置位于低電平，該低電平經過所述熔絲以及鎖存器后使得所述熔絲電路的輸出端輸出高電平信號，該高電平信號為熔斷信號。

進一步的，所述第一連接端與一個熔絲壓焊區PAD相連，將所述第一連接端置位于低電平為使熔絲壓焊區PAD接地，否則，將熔絲壓焊區PAD懸空。

進一步的，所述第一置位電路包括NMOS晶體管，該NMOS晶體管的源極接地，其柵極接電源，其漏極接所述第一連接端；所述第二置位電路包括PMOS晶體管，該PMOS晶體管的源極接電源，其柵極接地，其漏極接所述熔絲電路的輸出端；所述鎖存器包括第一緩沖器和第二緩沖器，第一緩沖器的輸入端和第二緩沖器的輸出端之間的連接節點作為所述鎖存器的輸入端，第一緩沖器的輸出端和第二緩沖器的輸入端之間的連接節點作為所述鎖存器的輸出端，所述熔斷置位電平為高電平。

進一步的，當熔絲熔斷時，由所述第二置位電路輸出的高電平置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出高電平信號，該高電平信號為熔斷信號；當熔絲未熔斷且不需要模擬熔斷時，由第一置位電路輸出的低電平通過所述熔絲以及鎖存器置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出低電平信號，該低電平信號為未熔斷信號；當熔絲未熔斷且需要模擬熔斷時，將所述第一連接端置位于高電平，該高電平經過所述熔絲以及鎖存器后使得所述熔絲電路的輸出端輸出高電平信號，該高電平信號為熔斷信號。