[發(fā)明專利]可模擬熔斷的熔絲電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310646521.X
• 申請(qǐng)日: 2013-12-04
• 公開(kāi)（公告）號(hào): CN103700405A
• 公開(kāi)（公告）日: 2014-04-02
• 發(fā)明（設(shè)計(jì)）人: 劉玉芳;羅先才;徐棟;嚴(yán)淼;沈天平;孫靜;徐宵雋
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫華潤(rùn)矽科微電子有限公司
• 主分類號(hào): G11C17/16
• 分類號(hào): G11C17/16;G11C17/18
• 代理公司: 無(wú)錫互維知識(shí)產(chǎn)權(quán)代理有限公司 32236
• 代理人: 龐聰雅

1.一種可模擬熔斷的熔絲電路，其特征在于，其包括熔絲、第一置位電路、第二置位電路和鎖存器，

所述第一置位電路的輸出端與所述熔絲的第一連接端相連；所述第二置位電路的輸出端與所述熔絲電路的輸出端相連；所述鎖存器的輸入端與所述熔絲的第二連接端相連，所述鎖存器的輸出端與所述熔絲電路的輸出端相連，

當(dāng)熔絲熔斷時(shí)，由所述第二置位電路置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出熔斷信號(hào)；當(dāng)熔絲未熔斷且不需要模擬熔斷時(shí)，由第一置位電路通過(guò)所述熔絲以及鎖存器置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出未熔斷信號(hào)；當(dāng)熔絲未熔斷且需要模擬熔斷時(shí)，將所述第一連接端置位于熔斷置位電平，該熔斷置位電平經(jīng)過(guò)所述熔絲以及鎖存器后使得所述熔絲電路的輸出端輸出熔斷信號(hào)。

2.根據(jù)權(quán)利要求1所述的可模擬熔斷的熔絲電路，其特征在于，

所述第一置位電路包括連接于電源和所述第一置位電路的輸出端之間的第一電阻；

所述第二置位電路包括連接于電源和所述第二置位電路的輸出端之間的第二電阻；

所述鎖存器包括第一反相器和第二反相器，第一反相器的輸入端和第二反相器的輸出端之間的連接節(jié)點(diǎn)作為所述鎖存器的輸入端，第一反相器的輸出端和第二反相器的輸入端之間的連接節(jié)點(diǎn)作為所述鎖存器的輸出端，

所述熔斷置位電平為低電平。

3.根據(jù)權(quán)利要求2所述的可模擬熔斷的熔絲電路，其特征在于，

當(dāng)熔絲熔斷時(shí)，由所述第二置位電路輸出的高電平置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出高電平信號(hào)，該高電平信號(hào)為熔斷信號(hào)；當(dāng)熔絲未熔斷且不需要模擬熔斷時(shí)，由第一置位電路輸出的高電平通過(guò)所述熔絲以及鎖存器置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出低電平信號(hào)，該低電平信號(hào)為未熔斷信號(hào)；當(dāng)熔絲未熔斷且需要模擬熔斷時(shí)，將所述第一連接端置位于低電平，該低電平經(jīng)過(guò)所述熔絲以及鎖存器后使得所述熔絲電路的輸出端輸出高電平信號(hào)，該高電平信號(hào)為熔斷信號(hào)。

4.根據(jù)權(quán)利要求3所述的可模擬熔斷的熔絲電路，其特征在于，

所述第一連接端與一個(gè)熔絲壓焊區(qū)PAD相連，

將所述第一連接端置位于低電平為使熔絲壓焊區(qū)PAD接地，否則，將熔絲壓焊區(qū)PAD懸空。

5.根據(jù)權(quán)利要1所述的可模擬熔斷的熔絲電路，其特征在于，

所述第一置位電路包括NMOS晶體管，該NMOS晶體管的源極接地，其柵極接電源，其漏極接所述第一連接端；

所述第二置位電路包括PMOS晶體管，該P(yáng)MOS晶體管的源極接電源，其柵極接地，其漏極接所述熔絲電路的輸出端；

所述鎖存器包括第一緩沖器和第二緩沖器，第一緩沖器的輸入端和第二緩沖器的輸出端之間的連接節(jié)點(diǎn)作為所述鎖存器的輸入端，第一緩沖器的輸出端和第二緩沖器的輸入端之間的連接節(jié)點(diǎn)作為所述鎖存器的輸出端，

所述熔斷置位電平為高電平。

6.根據(jù)權(quán)利要求5所述的可模擬熔斷的熔絲電路，其特征在于，

當(dāng)熔絲熔斷時(shí)，由所述第二置位電路輸出的高電平置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出高電平信號(hào)，該高電平信號(hào)為熔斷信號(hào)；當(dāng)熔絲未熔斷且不需要模擬熔斷時(shí)，由第一置位電路輸出的低電平通過(guò)所述熔絲以及鎖存器置位所述熔絲電路的輸出端，以使得所述熔絲電路的輸出端輸出低電平信號(hào)，該低電平信號(hào)為未熔斷信號(hào)；當(dāng)熔絲未熔斷且需要模擬熔斷時(shí)，將所述第一連接端置位于高電平，該高電平經(jīng)過(guò)所述熔絲以及鎖存器后使得所述熔絲電路的輸出端輸出高電平信號(hào)，該高電平信號(hào)為熔斷信號(hào)。

7.根據(jù)權(quán)利要求6所述的可模擬熔斷的熔絲電路，其特征在于，

所述第一連接端與一個(gè)熔絲壓焊區(qū)PAD相連，

將所述第一連接端置位于高電平為使熔絲壓焊區(qū)PAD接電源，否則，將熔絲壓焊區(qū)PAD懸空。

8.根據(jù)權(quán)利要求6所述的可模擬熔斷的熔絲電路，其特征在于，所述PMOS晶體管的驅(qū)動(dòng)能力小于第一緩沖器的驅(qū)動(dòng)能力，使得在熔絲未熔斷且第一緩沖器的輸出信號(hào)和PMOS晶體管上拉同時(shí)有效時(shí)，所述熔絲電路的輸出端選擇輸出第一緩沖器的輸出信號(hào)。

9.根據(jù)權(quán)利要求8所述的可模擬熔斷的熔絲電路，其特征在于，所述PMOS晶體管為倒比管，該P(yáng)MOS晶體管的寬長(zhǎng)比小于1。

10.根據(jù)權(quán)利要求1所述的可模擬熔斷的熔絲電路，其特征在于，其還包括有：

連接于第一連接端的熔斷模擬置位電路，其在熔絲未熔斷且需要模擬熔斷時(shí)，將所述第一連接端置位于熔斷置位電平。